JPS62119951A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS62119951A JPS62119951A JP60259361A JP25936185A JPS62119951A JP S62119951 A JPS62119951 A JP S62119951A JP 60259361 A JP60259361 A JP 60259361A JP 25936185 A JP25936185 A JP 25936185A JP S62119951 A JPS62119951 A JP S62119951A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- ceramic substrate
- glass ceramic
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大型コンピュータ等の電子機器に使用して好
適な多層配線基板に関する。
適な多層配線基板に関する。
一般に高速大容量が求められる大型コンピュータ等の電
子機器においては、配線の高密度化および高速化が同時
に要求されている。更に高密度化に伴ない、所要電力密
度も高まり、電源配線の低抵抗化も同時に要求されてい
る。このような多項目にわたる要求にこたえ得るＬＳＩ
チップ実装用配線基板としてセラミック積層配線基板の
内層配線を主に電源供給用の配線として用いることによ
り、電源配線の低抵抗化を達成すると共に、セラミック
積層配線基板の上にさらに薄膜技術を用いて微細な配線
１？ターンを有する多層配線層を形成し、この薄膜多層
配線層を信号配線として割り当てる事により配線の高密
度化をも達成するという構造が近年用いられている。
子機器においては、配線の高密度化および高速化が同時
に要求されている。更に高密度化に伴ない、所要電力密
度も高まり、電源配線の低抵抗化も同時に要求されてい
る。このような多項目にわたる要求にこたえ得るＬＳＩ
チップ実装用配線基板としてセラミック積層配線基板の
内層配線を主に電源供給用の配線として用いることによ
り、電源配線の低抵抗化を達成すると共に、セラミック
積層配線基板の上にさらに薄膜技術を用いて微細な配線
１？ターンを有する多層配線層を形成し、この薄膜多層
配線層を信号配線として割り当てる事により配線の高密
度化をも達成するという構造が近年用いられている。
従来、この種セラミック積層配線基板として用いられて
いる基板表裏を貫通するスルーホール配線を有するセラ
ミック基板は、アルミナグリーンシートを用馳て形成さ
れている。したがって、焼成温度として１４００℃以上
が必要なために、導体材料としてタングステンやモリブ
デンなどの高融点金属を使用せざるを得す、このため、
金、銀、ツクラジウムなどの金属に比べ固有電気抵抗が
高く、セラミック基板内部の電源配線抵抗を十分小さく
することが困難であるという欠点がある。
いる基板表裏を貫通するスルーホール配線を有するセラ
ミック基板は、アルミナグリーンシートを用馳て形成さ
れている。したがって、焼成温度として１４００℃以上
が必要なために、導体材料としてタングステンやモリブ
デンなどの高融点金属を使用せざるを得す、このため、
金、銀、ツクラジウムなどの金属に比べ固有電気抵抗が
高く、セラミック基板内部の電源配線抵抗を十分小さく
することが困難であるという欠点がある。
次に、このセラミック積層基板上に薄膜多層配線部を形
成する場合、各薄膜配線層の層間絶縁材としては、通常
ガラスセラミックを主体とする絶縁ペーストを用い、こ
れを所望のつ゛イアホール・パターンを有するスクリー
ンで印刷した後焼成してプイアホールを有する絶縁層を
形成するが、プイアホールとして形成可能な最小寸法が
スクリーン印刷の精度によって制限されるうえ、表面の
凹凸によって導体配線の密度も制限されるため、十分微
細な配線が得られない。また導体材料には金が用いられ
るため、価格が高い、などの欠点がある。
成する場合、各薄膜配線層の層間絶縁材としては、通常
ガラスセラミックを主体とする絶縁ペーストを用い、こ
れを所望のつ゛イアホール・パターンを有するスクリー
ンで印刷した後焼成してプイアホールを有する絶縁層を
形成するが、プイアホールとして形成可能な最小寸法が
スクリーン印刷の精度によって制限されるうえ、表面の
凹凸によって導体配線の密度も制限されるため、十分微
細な配線が得られない。また導体材料には金が用いられ
るため、価格が高い、などの欠点がある。
さらに今後ますます厳しくなる高速化、高密度化の要求
を満たすには絶縁材料の低誘電率化、導体材料の低抵抗
化が必要となるが、いずれについても従来のものでは不
十分である。
を満たすには絶縁材料の低誘電率化、導体材料の低抵抗
化が必要となるが、いずれについても従来のものでは不
十分である。
本発明は前記問題点を解消するもので、高速かつ高密度
な信号配線を形成できる多層配線基板を提供するもので
ある。
な信号配線を形成できる多層配線基板を提供するもので
ある。
本発明は内部に銀パラジウムからなる電源配線層および
基板表裏を貫通するスルーホール配線を含み、１４００
℃以下の温度で空気中焼成が可能なガラスセラミック基
板上に、ポリイミド系樹脂を使用した絶縁層と銅選択め
っきによる薄膜導体配線層とからなる薄膜多層配線部を
形成したことを特徴とする多層配線基板である。
基板表裏を貫通するスルーホール配線を含み、１４００
℃以下の温度で空気中焼成が可能なガラスセラミック基
板上に、ポリイミド系樹脂を使用した絶縁層と銅選択め
っきによる薄膜導体配線層とからなる薄膜多層配線部を
形成したことを特徴とする多層配線基板である。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す俯敞図で、内部構造を
示すために一部裁断して表わしている。
示すために一部裁断して表わしている。
ガラスセラミック基板ｌは特開昭５７−１７４７４の発
明に係る無機組成物で構成された１４００’Ｃ以下の低
温空気中で焼成可能なものである。電源配線層２，３お
よびスルーホール配線４，５．６には銀パラジウムを導
体材料に用いている。７はガラスセラミック基板の表面
層、８はガラスセラミック基板の入出力端子、９はスル
ーホール配線の表面露出部、１０゜１１．１２はガラス
セラミック基板１を調造する過程で積層されるグリーン
シートである。薄膜多層配線部１３はその表面に搭載さ
れる複数個のＩＣチップ相互を接続するだめの信号配線
及びこの複数個のＩＣチップの信号及び電源端子と多層
配線基板の端子５とを接続するためにガラスセラミック
基板１の上に形成されるものである。絶縁層１４．１５
はポリイミド系樹脂を絶縁材料に用いている。薄膜配線
層１６．１７は銅選択めっきにより形成される。
明に係る無機組成物で構成された１４００’Ｃ以下の低
温空気中で焼成可能なものである。電源配線層２，３お
よびスルーホール配線４，５．６には銀パラジウムを導
体材料に用いている。７はガラスセラミック基板の表面
層、８はガラスセラミック基板の入出力端子、９はスル
ーホール配線の表面露出部、１０゜１１．１２はガラス
セラミック基板１を調造する過程で積層されるグリーン
シートである。薄膜多層配線部１３はその表面に搭載さ
れる複数個のＩＣチップ相互を接続するだめの信号配線
及びこの複数個のＩＣチップの信号及び電源端子と多層
配線基板の端子５とを接続するためにガラスセラミック
基板１の上に形成されるものである。絶縁層１４．１５
はポリイミド系樹脂を絶縁材料に用いている。薄膜配線
層１６．１７は銅選択めっきにより形成される。
１８、１９はそれぞれスルーホール配線の表面露出部９
と第１の銅薄膜配線層１６、第１の銅薄膜配線層１６と
第２の銅薄膜配線層１７を接続するグイアホール配線で
ある。
と第１の銅薄膜配線層１６、第１の銅薄膜配線層１６と
第２の銅薄膜配線層１７を接続するグイアホール配線で
ある。
以上説明したように本発明は導体材料に、ガラスセラミ
ック基板では銀パラジウム、薄膜多層配線部には銅を使
用することにより、低抵抗化と低価格化とを同時に実現
でき、さらにポリイミド系樹脂を絶縁材に用いることに
より高速かつ高密度な信号配線を形成できるという効果
がある。
ック基板では銀パラジウム、薄膜多層配線部には銅を使
用することにより、低抵抗化と低価格化とを同時に実現
でき、さらにポリイミド系樹脂を絶縁材に用いることに
より高速かつ高密度な信号配線を形成できるという効果
がある。
第１図は本発明の一実施例を示す俯敞図である。
１・・・ガラスセラミック基板、２，３・・・電源配線
層、４．５．６・・・スルーホール配線、７・・・ガラ
スセラミック基板表面層、８・・・入出力端子、９・・
・スルーホール配線の表面露出部、１０，１１．１２・
・・ガラスセラミックグリーンシート、１３・・・薄膜
多層配線部、１４．１５・・・ポリイミド絶縁層、１６
、１７・・・銅薄膜配線層、１８ 、１９・・・ヴイ
アホール配線。
層、４．５．６・・・スルーホール配線、７・・・ガラ
スセラミック基板表面層、８・・・入出力端子、９・・
・スルーホール配線の表面露出部、１０，１１．１２・
・・ガラスセラミックグリーンシート、１３・・・薄膜
多層配線部、１４．１５・・・ポリイミド絶縁層、１６
、１７・・・銅薄膜配線層、１８ 、１９・・・ヴイ
アホール配線。
Claims (1)
- （１）内部に銀パラジウムからなる電源配線層および
基板表裏を貫通するスルーホール配線を含み、１４００
℃以下の温度で空気中焼成が可能なガラスセラミック基
板上に、ポリイミド系樹脂を使用した絶縁層と銅選択め
っきによる薄膜導体配線層とからなる薄膜多層配線部を
形成したことを特徴とする多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259361A JPS62119951A (ja) | 1985-11-19 | 1985-11-19 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259361A JPS62119951A (ja) | 1985-11-19 | 1985-11-19 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119951A true JPS62119951A (ja) | 1987-06-01 |
| JPH053760B2 JPH053760B2 (ja) | 1993-01-18 |
Family
ID=17333045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60259361A Granted JPS62119951A (ja) | 1985-11-19 | 1985-11-19 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119951A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6423563A (en) * | 1987-07-06 | 1989-01-26 | Ibm | Package structure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028655A (ja) * | 1973-07-17 | 1975-03-24 | ||
| JPS55105399A (en) * | 1979-02-08 | 1980-08-12 | Cho Lsi Gijutsu Kenkyu Kumiai | Multilayer wired circuit board |
| JPS57193051A (en) * | 1981-05-25 | 1982-11-27 | Nec Corp | Multilayer circuit board |
| JPS5873193A (ja) * | 1981-10-28 | 1983-05-02 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS60117796A (ja) * | 1983-11-30 | 1985-06-25 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
-
1985
- 1985-11-19 JP JP60259361A patent/JPS62119951A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028655A (ja) * | 1973-07-17 | 1975-03-24 | ||
| JPS55105399A (en) * | 1979-02-08 | 1980-08-12 | Cho Lsi Gijutsu Kenkyu Kumiai | Multilayer wired circuit board |
| JPS57193051A (en) * | 1981-05-25 | 1982-11-27 | Nec Corp | Multilayer circuit board |
| JPS5873193A (ja) * | 1981-10-28 | 1983-05-02 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS60117796A (ja) * | 1983-11-30 | 1985-06-25 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6423563A (en) * | 1987-07-06 | 1989-01-26 | Ibm | Package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053760B2 (ja) | 1993-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0201583A1 (en) | METHOD FOR PRODUCING CONNECTING PLATES WITH DIMENSIONAL STABILITY, AND ARRANGEMENT MANUFACTURED ACCORDING TO THIS METHOD. | |
| Shimada et al. | Low dielectric constant multilayer glass-ceramic substrate with Ag-Pd wiring for VLSI package | |
| JPH01236698A (ja) | コンデンサ内蔵セラミック多層回路基板 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| US5948192A (en) | Glass-ceramic substrate and method of producing the same | |
| JPH053760B2 (ja) | ||
| JPS5816596A (ja) | 高密度多層配線基板 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| JPS62185351A (ja) | 多層配線基板 | |
| JP2798566B2 (ja) | 回路基板の製造方法 | |
| JPH09260853A (ja) | セラミック回路基板およびその製造方法 | |
| JPH02231791A (ja) | 電子回路基板の製造法 | |
| JPS63300594A (ja) | 多層セラミック配線基板およびその製造方法 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JPS5864095A (ja) | 接続用ピン付多層配線基板 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPS62195165A (ja) | 多層配線基板 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPS6269648A (ja) | 多層配線基板 | |
| JPH0677665A (ja) | 多層回路基板及びその製法 | |
| JPS5864093A (ja) | 多層配線基板 | |
| JPS6094794A (ja) | 多層配線基板 | |
| JPH0222555B2 (ja) | ||
| JPS5864094A (ja) | 接続用ピン付多層配線基板 |