JPH053760B2 - - Google Patents
Info
- Publication number
- JPH053760B2 JPH053760B2 JP60259361A JP25936185A JPH053760B2 JP H053760 B2 JPH053760 B2 JP H053760B2 JP 60259361 A JP60259361 A JP 60259361A JP 25936185 A JP25936185 A JP 25936185A JP H053760 B2 JPH053760 B2 JP H053760B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- thin film
- multilayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大型コンピユータ等の電子機器に使
用して好適な多層配線基板に関する。
用して好適な多層配線基板に関する。
一般に高速大容量が求められる大型コンピユー
タ等の電子機器においては、配線の高密度化およ
び高速化が同時に要求されている。更に高密度化
に伴ない、所要電力密度も高まり、電源配線の低
抵抗化も同時に要求されている。このような多項
目にわたる要求にこたえ得るLSIチツプ実装用配
線基板としてセラミツク積層配線基板の内層配線
を主に電源供給用の配線として用いることによ
り、電源配線の低抵抗化を達成すると共に、セラ
ミツク積層配線基板の上にさらに薄膜技術を用い
て微細な配線パターンを有する多層配線層を形成
し、この薄膜多層配線層を信号配線として割り当
てる事により配線の高密度化をも達成するという
構造が近年用いられている。
タ等の電子機器においては、配線の高密度化およ
び高速化が同時に要求されている。更に高密度化
に伴ない、所要電力密度も高まり、電源配線の低
抵抗化も同時に要求されている。このような多項
目にわたる要求にこたえ得るLSIチツプ実装用配
線基板としてセラミツク積層配線基板の内層配線
を主に電源供給用の配線として用いることによ
り、電源配線の低抵抗化を達成すると共に、セラ
ミツク積層配線基板の上にさらに薄膜技術を用い
て微細な配線パターンを有する多層配線層を形成
し、この薄膜多層配線層を信号配線として割り当
てる事により配線の高密度化をも達成するという
構造が近年用いられている。
従来、この種セラミツク積層配線基板として用
いられている基板表裏を貫通するスルーホール配
線を有するセラミツク基板は、アルミナグリーン
シートを用いて形成されている。したがつて、焼
成温度として1400℃以上が必要なために、導体材
料としてタングステンやモリブデンなどの高融点
金属を使用せざるを得ず、このため、金、銀、パ
ラジウムなどの金属に比べ固有電気抵抗が高く、
セラミツク基板内部の電源配線抵抗を十分小さく
することが困難であるという欠点がある。
いられている基板表裏を貫通するスルーホール配
線を有するセラミツク基板は、アルミナグリーン
シートを用いて形成されている。したがつて、焼
成温度として1400℃以上が必要なために、導体材
料としてタングステンやモリブデンなどの高融点
金属を使用せざるを得ず、このため、金、銀、パ
ラジウムなどの金属に比べ固有電気抵抗が高く、
セラミツク基板内部の電源配線抵抗を十分小さく
することが困難であるという欠点がある。
次に、このセラミツク積層基板上に薄膜多層配
線部を形成する場合、各薄膜配線層の層間絶縁材
としては、通常ガラスセラミツクを主体とする絶
縁ペーストを用い、これを所望のヴイアホール・
パターンを有するスクリーンで印刷した後焼成し
てヴイアホールを有する絶縁層を形成するが、ヴ
イアホールとして形成可能な最小寸法がスクリー
ン印刷の精度によつて制限されるうえ、表面の凹
凸によつて導体配線の密度も制限されるため、十
分微細な配線が得られない。またガラスセラミツ
クを主体とする絶縁ペーストは比誘電率が９〜12
と高いため、信号配線の遅延時間が大きくなるば
かりでなく、導体材料には金が用いられるため、
価格が高い、などの欠点がある。
線部を形成する場合、各薄膜配線層の層間絶縁材
としては、通常ガラスセラミツクを主体とする絶
縁ペーストを用い、これを所望のヴイアホール・
パターンを有するスクリーンで印刷した後焼成し
てヴイアホールを有する絶縁層を形成するが、ヴ
イアホールとして形成可能な最小寸法がスクリー
ン印刷の精度によつて制限されるうえ、表面の凹
凸によつて導体配線の密度も制限されるため、十
分微細な配線が得られない。またガラスセラミツ
クを主体とする絶縁ペーストは比誘電率が９〜12
と高いため、信号配線の遅延時間が大きくなるば
かりでなく、導体材料には金が用いられるため、
価格が高い、などの欠点がある。
さらに今後ますます厳しくなる高速化、高密度
化の要求を満たすには絶縁材料の低誘電率化、導
体材料の低抵抗化が必要となるが、いずれについ
ても従来のものでは不十分である。
化の要求を満たすには絶縁材料の低誘電率化、導
体材料の低抵抗化が必要となるが、いずれについ
ても従来のものでは不十分である。
本発明は前記問題点を解消するもので、高速か
つ高密度な信号配線を形成できる多層配線基板を
提供するものである。
つ高密度な信号配線を形成できる多層配線基板を
提供するものである。
上記目的を達成するため、本発明による多層配
線基板においては、基板と、薄膜多層配線部との
積層体からなる多層配線基板であつて、 基板は、内部に銀パラジウムからなる電源配線
層および基板表裏を貫通するスルーホール配線を
含み、1400℃以下の温度で空気中での焼成可能な
ガラスセラミツク基板の焼成体であり、 薄膜多層配線部は、絶縁層と、薄膜導体配線層
とを交互に形成した多層の積層体であり、基板上
に形成され、 絶縁層は、絶縁材料にポリイミド系樹脂を用い
たものであり、 薄膜導体配線層は、銅選択めつきにより絶縁層
上に付され、表面に搭載されるICチツプの相互、
層間配線の接続並びに基板の端子を接続する配線
を形成するものである。
線基板においては、基板と、薄膜多層配線部との
積層体からなる多層配線基板であつて、 基板は、内部に銀パラジウムからなる電源配線
層および基板表裏を貫通するスルーホール配線を
含み、1400℃以下の温度で空気中での焼成可能な
ガラスセラミツク基板の焼成体であり、 薄膜多層配線部は、絶縁層と、薄膜導体配線層
とを交互に形成した多層の積層体であり、基板上
に形成され、 絶縁層は、絶縁材料にポリイミド系樹脂を用い
たものであり、 薄膜導体配線層は、銅選択めつきにより絶縁層
上に付され、表面に搭載されるICチツプの相互、
層間配線の接続並びに基板の端子を接続する配線
を形成するものである。
次に、本発明の一実施例について図面を参照し
て説明する。
て説明する。
第１図は本発明の一実施例を示す俯瞰図で、内
部構造を示すために一部裁断して表わしている。
ガラスセラミツク基板１は特開昭57−17474の発
明に係る無機組成物で構成された1400℃以下の低
温空気中で焼成可能なものである。電源配線層
２，３およびスルーホール配線４，５，６には銀
パラジウムを導体材料に用いている。７はガラス
セラミツク基板の表面層、８はガラスセラミツク
基板の入出力端子、９はスルーホール配線の表面
露出部、１０，１１，１２はガラスセラミツク基
板１を製造する過程で積層されるグリーンシート
である。薄膜多層配線部１３はその表面に搭載さ
れる複数個のICチツプ相互を接続するための信
号配線及びこの複数個のICチツプの信号及び電
源端子と多層配線基板の端子５とを接続するため
にガラスセラミツク基板１の上に形成されるもの
である。絶縁層１４，１５は比誘電率3.3〜4.0の
ポリイミド系樹脂を絶縁材料に用いている。薄膜
配線層１６，１７は銅選択めつきにより形成され
る。１８，１９はそれぞれスルーホール配線の表
面露出部９と第１の銅薄膜配線層１６、第１の銅
薄膜配線層１６と第２の銅薄膜配線層１７を接続
するヴイアホール配線である。
部構造を示すために一部裁断して表わしている。
ガラスセラミツク基板１は特開昭57−17474の発
明に係る無機組成物で構成された1400℃以下の低
温空気中で焼成可能なものである。電源配線層
２，３およびスルーホール配線４，５，６には銀
パラジウムを導体材料に用いている。７はガラス
セラミツク基板の表面層、８はガラスセラミツク
基板の入出力端子、９はスルーホール配線の表面
露出部、１０，１１，１２はガラスセラミツク基
板１を製造する過程で積層されるグリーンシート
である。薄膜多層配線部１３はその表面に搭載さ
れる複数個のICチツプ相互を接続するための信
号配線及びこの複数個のICチツプの信号及び電
源端子と多層配線基板の端子５とを接続するため
にガラスセラミツク基板１の上に形成されるもの
である。絶縁層１４，１５は比誘電率3.3〜4.0の
ポリイミド系樹脂を絶縁材料に用いている。薄膜
配線層１６，１７は銅選択めつきにより形成され
る。１８，１９はそれぞれスルーホール配線の表
面露出部９と第１の銅薄膜配線層１６、第１の銅
薄膜配線層１６と第２の銅薄膜配線層１７を接続
するヴイアホール配線である。
本発明の多層配線基板によれば、低抵抗の銀パ
ラジウムを導体とする電源配線層を含み、1400℃
以下で空気中焼成可能なガラスセラミツク基板
と、ポリイミド樹脂からなる絶縁層と銅選択めつ
きによる導体層とを交互に形成した薄膜多層配線
部とを用いることにより、焼成が比較的容易であ
り、電源配線部の電圧降下、発熱を低減でき、ま
た、ポリイミド樹脂は、表面が平滑のため、配線
の微細化が可能となり、低誘電率のため、信号配
線の高密度化、高速化が実現できる。また、安価
な銅を使用のため、信号配線の低コスト化を図る
ことができ、ひいては、高性能コンピユータ用の
配線基板に要求される要件を総合的に満たすこと
ができる効果を有する。
ラジウムを導体とする電源配線層を含み、1400℃
以下で空気中焼成可能なガラスセラミツク基板
と、ポリイミド樹脂からなる絶縁層と銅選択めつ
きによる導体層とを交互に形成した薄膜多層配線
部とを用いることにより、焼成が比較的容易であ
り、電源配線部の電圧降下、発熱を低減でき、ま
た、ポリイミド樹脂は、表面が平滑のため、配線
の微細化が可能となり、低誘電率のため、信号配
線の高密度化、高速化が実現できる。また、安価
な銅を使用のため、信号配線の低コスト化を図る
ことができ、ひいては、高性能コンピユータ用の
配線基板に要求される要件を総合的に満たすこと
ができる効果を有する。
第１図は本発明の一実施例を示す俯瞰図であ
る。 １……ガラスセラミツク基板、２，３……電源
配線層、４，５，６……スルーホール配線、７…
…ガラスセラミツク基板表面層、８……入出力端
子、９……スルーホール配線の表面露出部、１
０，１１，１２……ガラスセラミツクグリーンシ
ート、１３……薄膜多層配線部、１４，１５……
ポリイミド絶縁層、１６，１７……銅薄膜配線
層、１８，１９……ヴイアホール配線。
る。 １……ガラスセラミツク基板、２，３……電源
配線層、４，５，６……スルーホール配線、７…
…ガラスセラミツク基板表面層、８……入出力端
子、９……スルーホール配線の表面露出部、１
０，１１，１２……ガラスセラミツクグリーンシ
ート、１３……薄膜多層配線部、１４，１５……
ポリイミド絶縁層、１６，１７……銅薄膜配線
層、１８，１９……ヴイアホール配線。
Claims (1)
- 【特許請求の範囲】 １ 基板と、薄膜多層配線部との積層体からなる
多層配線基板であつて、 基板は、内部に銀パラジウムからなる電源配線
層および基板表裏を貫通するスルーホール配線を
含み、1400℃以下の温度で空気中での焼成可能な
ガラスセラミツク基板の焼成体であり、 薄膜多層配線部は、絶縁層と、薄膜導体配線層
とを交互に形成した多層の積層体であり、基板上
に形成され、 絶縁層は、絶縁材料にポリイミド系樹脂を用い
たものであり、 薄膜導体配線層は、銅選択めつきにより絶縁層
上に付され、表面に搭載されるICチツプの相互、
層間配線の接続並びに基板の端子を接続する配線
を形成するものであることを特徴とする多層配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259361A JPS62119951A (ja) | 1985-11-19 | 1985-11-19 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259361A JPS62119951A (ja) | 1985-11-19 | 1985-11-19 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119951A JPS62119951A (ja) | 1987-06-01 |
| JPH053760B2 true JPH053760B2 (ja) | 1993-01-18 |
Family
ID=17333045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60259361A Granted JPS62119951A (ja) | 1985-11-19 | 1985-11-19 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119951A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771366A (en) * | 1987-07-06 | 1988-09-13 | International Business Machines Corporation | Ceramic card assembly having enhanced power distribution and cooling |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632800B2 (ja) * | 1973-07-17 | 1981-07-30 | ||
| JPS55105399A (en) * | 1979-02-08 | 1980-08-12 | Cho Lsi Gijutsu Kenkyu Kumiai | Multilayer wired circuit board |
| JPS57193051A (en) * | 1981-05-25 | 1982-11-27 | Nec Corp | Multilayer circuit board |
| JPS5873193A (ja) * | 1981-10-28 | 1983-05-02 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS60117796A (ja) * | 1983-11-30 | 1985-06-25 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
-
1985
- 1985-11-19 JP JP60259361A patent/JPS62119951A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62119951A (ja) | 1987-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0213958B2 (ja) | ||
| Shimada et al. | Low dielectric constant multilayer glass-ceramic substrate with Ag-Pd wiring for VLSI package | |
| JPH0653349A (ja) | マルチチップモジュール基板の配線構造 | |
| JPH053760B2 (ja) | ||
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JPS62185351A (ja) | 多層配線基板 | |
| JPH025028B2 (ja) | ||
| JPS5816596A (ja) | 高密度多層配線基板 | |
| JPS6010698A (ja) | 多層配線基板およびその製造方法 | |
| JPS6269648A (ja) | 多層配線基板 | |
| JPH0513559B2 (ja) | ||
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JPS62195165A (ja) | 多層配線基板 | |
| JPH07123150B2 (ja) | ハイブリッド半導体モジュール | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP2867631B2 (ja) | 半導体チップキャリア | |
| JP2874686B2 (ja) | 多層基板 | |
| JPS6342437B2 (ja) | ||
| JPS60154596A (ja) | 多層配線基板 | |
| JPH057879B2 (ja) | ||
| JPH0434838B2 (ja) | ||
| JPH08111584A (ja) | シート積層多層配線基板の製造方法 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPH0225276B2 (ja) | ||
| JPS5864095A (ja) | 接続用ピン付多層配線基板 |