JPS62120079A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62120079A JPS62120079A JP26032285A JP26032285A JPS62120079A JP S62120079 A JPS62120079 A JP S62120079A JP 26032285 A JP26032285 A JP 26032285A JP 26032285 A JP26032285 A JP 26032285A JP S62120079 A JPS62120079 A JP S62120079A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- pattern
- impurity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
旧５ＦＥＴの素子分離用絶縁膜を複数工程により形成し
、これら工程の少なくとも一つはチャネルカット用高濃
度不純物の導入を含まないことを特徴とする方法である
。
、これら工程の少なくとも一つはチャネルカット用高濃
度不純物の導入を含まないことを特徴とする方法である
。
本発明は半導体装置の製造方法に関するもので、更に詳
しく言えばトランジスタの特性劣化を防止しつつそれの
高集積を可能にするＭＩＳＦＥＴの製造方法に関するも
のである。
しく言えばトランジスタの特性劣化を防止しつつそれの
高集積を可能にするＭＩＳＦＥＴの製造方法に関するも
のである。
半導体装置の製造においては選択酸化法（ＬＯＧＯＳ
＞によって半導体基板に素子分離用の絶縁膜を形成する
。その方法を第３図を参照して説明すると、先ずその（
ａｌに示される如く、半導体基板３１（例えばシリコン
基板）上に初期酸化膜と呼称される二酸化シリコン（５
ｉＯ２）膜３２を形成し、その上にシリコン窒化膜（５
ｉＩＮａ ｍ ＋以下には単に窒化膜という）を成長し
それをパターニングして窒化膜パターン３３を形成し、
次いでチャネルカソト用の基板と同導電型の不純物を高
濃度に例えばイオン注入法によって注入する。なお図に
おいて、符号３４を付した点は注入された不純物イオン
を模式的に示す。
＞によって半導体基板に素子分離用の絶縁膜を形成する
。その方法を第３図を参照して説明すると、先ずその（
ａｌに示される如く、半導体基板３１（例えばシリコン
基板）上に初期酸化膜と呼称される二酸化シリコン（５
ｉＯ２）膜３２を形成し、その上にシリコン窒化膜（５
ｉＩＮａ ｍ ＋以下には単に窒化膜という）を成長し
それをパターニングして窒化膜パターン３３を形成し、
次いでチャネルカソト用の基板と同導電型の不純物を高
濃度に例えばイオン注入法によって注入する。なお図に
おいて、符号３４を付した点は注入された不純物イオン
を模式的に示す。
次いで例えば熱酸化法によって酸化すると、第３図（ｂ
ｌに示されるＳｉＯ＋の素子分離絶縁膜３５が、またそ
の下にチャネルカット層３６が作られる。この絶縁膜は
フィールド酸化膜とも呼称される。この熱酸化の後に基
板と反対導電型の不純物を拡散してソース、ドレイン領
域（図示せず）を形成する。
ｌに示されるＳｉＯ＋の素子分離絶縁膜３５が、またそ
の下にチャネルカット層３６が作られる。この絶縁膜は
フィールド酸化膜とも呼称される。この熱酸化の後に基
板と反対導電型の不純物を拡散してソース、ドレイン領
域（図示せず）を形成する。
次いで同図（Ｃ１に示される如く例えば多結晶シリコン
（ポリシリコン）のゲート電極３７を成長し、その上に
燐・シリケート・ガラス（ＰＳＧ）の如き物質の絶縁膜
３８を形成し、この絶縁膜に窓を窓開けし、次いで例え
ばアルミニウム（八β）の配線層３９を形成する。
（ポリシリコン）のゲート電極３７を成長し、その上に
燐・シリケート・ガラス（ＰＳＧ）の如き物質の絶縁膜
３８を形成し、この絶縁膜に窓を窓開けし、次いで例え
ばアルミニウム（八β）の配線層３９を形成する。
第４図は第３図（Ｃ１のトランジスタの平面図であって
、第３図（ｃｌは第４図のＩＩＩ−Ｉ線に沿う断面図で
ある。なお第４図において、４０はゲート電極窓、４１
と４２はソース、ドレイン電極窓である。図示のパター
ン４３は素子分離絶縁膜を作るためのもので、その内部
には素子が、また外部にフィールド酸化膜が形成される
ものである。
、第３図（ｃｌは第４図のＩＩＩ−Ｉ線に沿う断面図で
ある。なお第４図において、４０はゲート電極窓、４１
と４２はソース、ドレイン電極窓である。図示のパター
ン４３は素子分離絶縁膜を作るためのもので、その内部
には素子が、また外部にフィールド酸化膜が形成される
ものである。
第３図ＴＣ）と第４図に符号Ｗで示す幅はトランジスタ
のチャネル方向幅と呼称される。このＷで示す領域内の
基板の不純物の濃度がトランジスタの特性を決定する一
つの要因であるが、フィールド酸化膜の下にはチャネル
カット用に基板と同導電型の不純物が高濃度に拡散され
ているので、第３図（Ｃ）にΔＷで示す領域内では基板
の中央部分より不純物の濃度が大になり、トランジスタ
の特性に好ましくないまたは特性の異なった影響を与え
る領域である。最近はトランジスタが高集積化され、Ｗ
は２．０μｍ程度のものを使用することがあるのでトラ
ンジスタの特性を決定する実効部分は２．０μｍ −（
０，５＋ｏ、ｓ ） μｍ ＝１．ＯＩＩｍと小になる
。
のチャネル方向幅と呼称される。このＷで示す領域内の
基板の不純物の濃度がトランジスタの特性を決定する一
つの要因であるが、フィールド酸化膜の下にはチャネル
カット用に基板と同導電型の不純物が高濃度に拡散され
ているので、第３図（Ｃ）にΔＷで示す領域内では基板
の中央部分より不純物の濃度が大になり、トランジスタ
の特性に好ましくないまたは特性の異なった影響を与え
る領域である。最近はトランジスタが高集積化され、Ｗ
は２．０μｍ程度のものを使用することがあるのでトラ
ンジスタの特性を決定する実効部分は２．０μｍ −（
０，５＋ｏ、ｓ ） μｍ ＝１．ＯＩＩｍと小になる
。
かかる現象はｎａｒｒｏ賀ｃｈａｎｎｅｌ （狭いチャ
ネル）効果と呼称され、それはトランジスタの高集積化
が進むにつれてΔＷの比重が増大するため大になる（頃
向にある。
ネル）効果と呼称され、それはトランジスタの高集積化
が進むにつれてΔＷの比重が増大するため大になる（頃
向にある。
本発明はこのような点に鑑みて創作されたもので、旧５
ＦＥＴの製造において、ナロウ・チャネル効果を防止し
、それによってトランジスタの高集積化を実現しうる方
法を提供することを目的とする。
ＦＥＴの製造において、ナロウ・チャネル効果を防止し
、それによってトランジスタの高集積化を実現しうる方
法を提供することを目的とする。
第１図は本発明方法を実施する工程における半導体装置
要部の断面図、第２図は第１図のデバイスを作るマスク
パターンの平面図である。
要部の断面図、第２図は第１図のデバイスを作るマスク
パターンの平面図である。
図示実施例においては、半導体基板１１上に初期酸化膜
１２を形成し、その上に成長したシリコン窒化膜をバタ
ーニングして窒化膜パターン１３を作り、チャネルカッ
ト用の基板と同導電型の不純物をイオン注入法により注
入し、次いで窒化膜パターン１３をエツチングしてより
小なる窒化膜パター°ン１３ａを形成し、しかる後に熱
酸化によりフィールド酸化膜１５を形成する。
１２を形成し、その上に成長したシリコン窒化膜をバタ
ーニングして窒化膜パターン１３を作り、チャネルカッ
ト用の基板と同導電型の不純物をイオン注入法により注
入し、次いで窒化膜パターン１３をエツチングしてより
小なる窒化膜パター°ン１３ａを形成し、しかる後に熱
酸化によりフィールド酸化膜１５を形成する。
上記した方法においては、フィールド酸化膜は複数の工
程で行われ、それら工程の最後の部分の少な（とも１工
程においてはチャネルカット用の高濃度不純物の拡散が
行われないので、基板中央部分に向かったフィールド酸
化膜の端部分の下の部分は基板の不純物が導入されてい
ない部分となんら変るところがないので、前記したＷの
幅一杯にチャネル領域が形成され、ナロウ・チャネル効
果が防止されるのである。
程で行われ、それら工程の最後の部分の少な（とも１工
程においてはチャネルカット用の高濃度不純物の拡散が
行われないので、基板中央部分に向かったフィールド酸
化膜の端部分の下の部分は基板の不純物が導入されてい
ない部分となんら変るところがないので、前記したＷの
幅一杯にチャネル領域が形成され、ナロウ・チャネル効
果が防止されるのである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
本発明の方法を２工程でフィールド酸化膜を形成する場
合を例にとって説明する。
合を例にとって説明する。
本発明においては第２図に示すマスクパターンを用い、
同図において、２３と２４は第１と第２のフィールド酸
化膜形成用マスクパターン、２５はゲート電極形成用マ
スクパターン、２６はコンタクト窓形成用のマスクパタ
ーンである。
同図において、２３と２４は第１と第２のフィールド酸
化膜形成用マスクパターン、２５はゲート電極形成用マ
スクパターン、２６はコンタクト窓形成用のマスクパタ
ーンである。
先ず第１図（ａｌを参照すると、半導体基板（例えばｐ
型シリコン基板）１１上に初期酸化膜と呼称される５ｉ
０２膜１２を形成し、その上にシリコン窒化膜（以下窒
化膜と略称する）を成長し、第２図のマスク２３を用い
バターニングして窒化膜パターン１３を形成し、チャネ
ルカット用にｐ型の不純物を高濃度にイオン注入法で注
入する。なお、第１図は第２図のマスクパターンを用い
てデバイスを形成した場合の同図Ｉ−Ｉ線に沿う断面図
である。
型シリコン基板）１１上に初期酸化膜と呼称される５ｉ
０２膜１２を形成し、その上にシリコン窒化膜（以下窒
化膜と略称する）を成長し、第２図のマスク２３を用い
バターニングして窒化膜パターン１３を形成し、チャネ
ルカット用にｐ型の不純物を高濃度にイオン注入法で注
入する。なお、第１図は第２図のマスクパターンを用い
てデバイスを形成した場合の同図Ｉ−Ｉ線に沿う断面図
である。
第１図（ａ）に注入された不純物イオンは符号１４を付
した点線で模式的に示すが、不純物は窒化膜パターン１
３でマスクされた部分には注入されず、図示の如く窒化
膜パターン１３の外方にのみ注入される。
した点線で模式的に示すが、不純物は窒化膜パターン１
３でマスクされた部分には注入されず、図示の如く窒化
膜パターン１３の外方にのみ注入される。
次に、第２のマスク２４を用いて窒化膜パターン１３を
エツチングして第２の窒化膜パターン１３ａを形成する
（第１図（ｂ））。図においてこのバターニングで除去
された窒化膜は点線で示すが、それの下の基板部分には
不純物が導入されていない。
エツチングして第２の窒化膜パターン１３ａを形成する
（第１図（ｂ））。図においてこのバターニングで除去
された窒化膜は点線で示すが、それの下の基板部分には
不純物が導入されていない。
次いで熱酸化によってフィールド酸化膜１５を形成する
と、第１図（Ｃ１に示されるように、フィールド酸化膜
１５の下にチャネルカット層１６が形成されるが、この
チャネルカット層１６はフィールド酸化膜１５の他の部
分の下には及ばない。従って、第１図（ｅ）にＷで示す
幅の全体にわたって基板と同一の不純物濃度が確保され
、第３図（Ｃ）に示したΔＷの幅をもった不純物濃度の
異なる部分は発生しない。
と、第１図（Ｃ１に示されるように、フィールド酸化膜
１５の下にチャネルカット層１６が形成されるが、この
チャネルカット層１６はフィールド酸化膜１５の他の部
分の下には及ばない。従って、第１図（ｅ）にＷで示す
幅の全体にわたって基板と同一の不純物濃度が確保され
、第３図（Ｃ）に示したΔＷの幅をもった不純物濃度の
異なる部分は発生しない。
以後は通常の技術で窒化膜パターン１３ａを除去し、初
期酸化膜１２を除去し、新たにゲート酸化膜を作り、ゲ
ート電極１７を第１図（ｄ）に示される如く形成し、絶
縁膜、配線層などを形成して第１図ｆｅ）に示すトラン
ジスタを完成する。なお第１図ｆ８１は切断方向が同図
（ｄｌと９０°ずれたもので、図において、１日はソー
ス領域、１９はドレイン領域、２０は例えばＰＳＧの絶
縁膜、２１は例えばアルミニウム（ｉ）の配線、２２は
カバー膜（ＰＳＧまたは窒化膜）である。
期酸化膜１２を除去し、新たにゲート酸化膜を作り、ゲ
ート電極１７を第１図（ｄ）に示される如く形成し、絶
縁膜、配線層などを形成して第１図ｆｅ）に示すトラン
ジスタを完成する。なお第１図ｆ８１は切断方向が同図
（ｄｌと９０°ずれたもので、図において、１日はソー
ス領域、１９はドレイン領域、２０は例えばＰＳＧの絶
縁膜、２１は例えばアルミニウム（ｉ）の配線、２２は
カバー膜（ＰＳＧまたは窒化膜）である。
以上述べてきたように、本発明によれば、微細なチャネ
ル方向幅を形成した場合にチャネルカット拡散による実
効的なチャネル幅の減少が防止され、トランジスタを高
集積度で形成することを可能にする効果がある。
ル方向幅を形成した場合にチャネルカット拡散による実
効的なチャネル幅の減少が防止され、トランジスタを高
集積度で形成することを可能にする効果がある。
第１図ｆａｔないしく１ｌｌ）は本発明実施例の断面図
、第２図は第１図の工程に用いるマスクパターンの平面
図、 第３図（ａｌないしくＣ）は従来例の断面図、第４図は
第３図のデバイスの平面図である。 第１図と第２図において、 １１は半導体基板、 １２は ＳｉＯ２膜、 １３と１３ａは窒化膜パターン、 １４は不純物イオン、 １５はフィールド酸化膜、 １６はチャネルカット層、 １７はゲート電極、 １８はソース領域、 １９はドレイン領域、 ２０は絶縁膜、 ２１はｉ配線、 ２２はカバー）模、 ２３と２４はフィールド酸化膜形成用マスクパターン、 ２５はゲート電極形成用マスクパターン、２６はコンタ
クト窓形成用マスクパターンである。 爬朗賀虞シ１猷面品 ネ発明覚浣材゛ｊ防命図 Ｇ＋＠ｎｚｉｔ＋４ト−１−ｚスゲｔｙｖ−ｙｒｔ？４
Ｊ第２図 ぐ（Ａヒ府り占シＩＤΔ 第３図 乍シ３Ｄ八Ｇテ゛ンくイス・ζト面口う第４図
、第２図は第１図の工程に用いるマスクパターンの平面
図、 第３図（ａｌないしくＣ）は従来例の断面図、第４図は
第３図のデバイスの平面図である。 第１図と第２図において、 １１は半導体基板、 １２は ＳｉＯ２膜、 １３と１３ａは窒化膜パターン、 １４は不純物イオン、 １５はフィールド酸化膜、 １６はチャネルカット層、 １７はゲート電極、 １８はソース領域、 １９はドレイン領域、 ２０は絶縁膜、 ２１はｉ配線、 ２２はカバー）模、 ２３と２４はフィールド酸化膜形成用マスクパターン、 ２５はゲート電極形成用マスクパターン、２６はコンタ
クト窓形成用マスクパターンである。 爬朗賀虞シ１猷面品 ネ発明覚浣材゛ｊ防命図 Ｇ＋＠ｎｚｉｔ＋４ト−１−ｚスゲｔｙｖ−ｙｒｔ？４
Ｊ第２図 ぐ（Ａヒ府り占シＩＤΔ 第３図 乍シ３Ｄ八Ｇテ゛ンくイス・ζト面口う第４図
Claims (1)
- 【特許請求の範囲】 メタル・インシュレータ・セミコンダクタ電界効果トラ
ンジスタ（ＭＩＳＦＥＴ）の製造において、半導体基板
（１１）上に二酸化シリコン膜（１２）を形成し、全面
にシリコン窒化膜を成長しそれをパターニングしてシリ
コン窒化膜パターン（１３）を形成して素子分離用絶縁
膜を作るためのシリコン窒化膜パターニングは複数の工
程で行い、シリコン窒化膜のそれぞれのパターニングの
後において基板（１１）にチャネルカット用の基板と同
導電型の不純物を注入するが、 少なくとも最後の窒化膜のパターニングにおいては前記
した不純物の注入をなさず、しかる後に酸化することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26032285A JPS62120079A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26032285A JPS62120079A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120079A true JPS62120079A (ja) | 1987-06-01 |
Family
ID=17346403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26032285A Pending JPS62120079A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120079A (ja) |
-
1985
- 1985-11-20 JP JP26032285A patent/JPS62120079A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4079504A (en) | Method for fabrication of n-channel MIS device | |
| JPS638622B2 (ja) | ||
| JPH0352224B2 (ja) | ||
| JPS6249750B2 (ja) | ||
| JPH02100326A (ja) | 高耐圧ｍｏｓ型半導体装置の製造方法 | |
| JPS62126675A (ja) | 半導体装置及びその製造方法 | |
| JPH05102480A (ja) | 半導体装置およびその製造方法 | |
| JPS62120079A (ja) | 半導体装置の製造方法 | |
| JPS5986265A (ja) | Ｍｏｓ型半導体装置 | |
| JPH05347410A (ja) | 半導体装置とその製法 | |
| JPS5918875B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH03233974A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS6126223B2 (ja) | ||
| JPS62120078A (ja) | 半導体装置の製造方法 | |
| JPS59139644A (ja) | 半導体装置の製造方法 | |
| JPH0637306A (ja) | 半導体装置 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS63144543A (ja) | 半導体素子間分離領域の形成方法 | |
| JPS5951152B2 (ja) | 半導体装置の製造方法 | |
| JPS6229165A (ja) | 縦形半導体装置の製造方法 | |
| JPS61170066A (ja) | 半導体装置およびその製造方法 | |
| JPS61212067A (ja) | 半導体装置の製法 |