JPS6212167A - 溝部を有する縦形半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法、特に半導体基体の主面
にＶ字状またはＵ字状の溝部を形成した縦形半導体装置
の製造方法に関するものである。

（従来の技術） 半導体基体の主面にＶ字状またはＵ字状の溝部を形成し
た縦形ＭＯＳトランジスタは高周波特性に優れ、特にチ
ャンネル幅を長くすることができることからオン抵抗が
低く、スイッチング速度が速いという特徴を有している
。

第４図は従来のＶ字状溝部を有する縦形ＭＯＳトランジ
スタの断面形状を示ずものであり、このようなトランジ
スタは例えば特開昭５９−１９３０６４号公報に開示さ
れている。半導体基体はｎ）シリコン基板１と、その上
に成長させたｎ−エピタキシャル層２とを有するｎ−オ
ンｎ＋構造を有している。エピタキシャル層２の主面に
はＶ字状の溝部３が形成されており、この溝部の表面に
はゲート絶縁膜４を介してゲート電極１！Ｊ５が形成さ
れている。Ｖ字状溝部３の周囲にはｐ型の第１半導体層
６と、その内部に形成されたｎ＋型の第２半導体ｌＩ！
ｉ７とが形成されている。ｎ−型基板１の裏面に、はド
レイン電極膜８が形成されており、エピタキシャル層２
の主面には絶縁膜９を介してソース電極１０が、第１お
よび第２の半導体層６および７の双方とオーミック接触
するように設けられている。

（発明が解決しようとする問題点） このようなＶ字状溝部を有するＭＯＳトランジスタにお
いては、溝部３の先端３ａが鋭く尖っているため電界が
集中し、ゲート絶縁膜４が破壊してしまい、耐圧が低下
するという欠点がある。一般に１字溝は、シリコンエピ
タキシャル！ｍ２の異方性エツチングにより形成してい
るため、溝部光Ｅ　３　ａは必然的に尖ることになる。

上記の特ｒｆｒＪ昭５９−１９３０６４号公報では、ｐ
型の第２半導体層６を溝部から所定の距離だけ離れたと
ころから溝部を挾んだ状態で溝６１５先端より下方へ延
在させ、溝部先端より下方へ延びた部分の間隔を部分的
に狭くして電界の集中を緩和することが提案されている
。しかしながら、このような解決策は、溝部先端の形状
は元のまま尖っているので根本的な解決策とはならない
とともに第１半導体層のプロフィルを所望のものとする
には余分な拡散工程を必要とする欠点がある。さらにケ
ミカルエツチングにより溝部を形成づ゛る方法は精密な
制御が難しく、特に素子の微細化が進み、溝部も微細な
ものが要求されるようになるとプロセスのコトロールが
困難となり、正確な寸法、形状に溝部を形成することが
できなくなる欠点もある。

本発明は上述した問題点に鑑みてなされたもので、電界
が集中する尖った先端を持たない溝部を正確に再現性高
く形成することができ、これによって耐圧の向上した縦
形半導体装置を製造することができる方法を提供するこ
とを目的とするものである。

（問題点を解決するための手段） 本発明の製造方法は、一導電型の半導体基体と、この半
導体基体の主面に形成された溝部と、この溝部に絶縁膜
を介して形成されたＭ極膜と、前記半導体基体の主面に
、前記溝部を囲むとともに一部分が前記電極膜と重なる
ように縦方向に形成された逆導電型の第１半導体層およ
び一導電型の第２半導体層とを具える縦形半導体装置を
製造するに当り、前記溝部を形成する工程が、前記半導
体基体の主面上に、耐酸化性絶縁膜を選択的に形成する
工程と、この耐酸化性絶縁膜の開口部を経て半導体基体
を酸化して酸化膜を形成する工程と、この酸化膜をエツ
チングにより除去する工程とを具えることを特徴と覆る
ものである。

（作　用） 上述した本発明の製造方法によれば、溝部をケミカルエ
ツチングによって形成するのではなく、溝部を形成すべ
き半導体基体の部分を選択的に酸化し、この酸化された
部分をエッチングドより除去して溝部を形成するもので
あるが、この酸化は等方性を有するため尖った先端が形
成されず、滑らかな輪郭形状を有する溝部が形成され、
したがって電界の集中は起らない。また、酸化工程はき
わめて［？にＩＩＪ　Ｉｌｌすることができるので、溝
部の寸法、形状も正確にかつ再現性高く制御することが
できる。このようにして耐圧の高い縦形半導体装置を正
確に製造することができる。

〈実施例） 第１図（ａ　）〜＜Ｘは本発明による溝部を有する縦形
半導体装置の製造方法の一実施例の順次の’ＦＪ造工程
を示すものであり、本例では縦形ＭＯ８ＦＥＴを製造す
るものである。高不純物濃度のｎ＋＋半導体基体１１の
上に、これよりも低不純物濃度のｎ型半導体層１２を形
成する。本例ではこのｎ型半導体層１２はエビダキシャ
ル成長により形成するが、引上げ法などの他の方法で形
成することもできる。ｎ型半導体層１２の表面に厚さ約
１０００人の酸化膜１３を形成した後、その上に厚さ約
３０００　　・人のチッ化膜を形成し、このチッ化膜を
バターニングして耐酸化絶縁ｌ１１１４を選択的に形成
した状態を第１図（ａ　）に示す。

続いて熱酸化処理を施し、前記耐酸化絶１ｉ躾１４の開
口部１４ａを介してｎ型半導体層１２を選択的に酸化し
、約１．５μＩの厚さを有する酸化膜１５を選択的に形
成する。その後、チッ化膜よる成る耐酸化絶縁膜１４を
、例えば１８０℃の熱リン酸あるいはフレオン系のドラ
イエツチングによりエツチング除去した様子を第１図（
ｂ）に示す。

続いて前記厚い酸化膜１５をマスクとして、チャンネル
領域を構成するｐ型拡散層（第１半導体層）１６を自己
整合的に形成し、次にフォトエツチング技術により選択
的にマスクを形成し、ｐ型拡散層１６内にソース領域を
構成するｎ＋型型数散層第２半導体層）１７を選択的に
形成した様子を第１図（Ｃ）に示す。

次に、再び熱酸化処理を施し、厚さ約３０００人の酸化
膜１８を形成し、さらにその上にレジスト膜１９を選択
的に形成した様子を第１図（ｄ　）に示す。

次にエツチングを施し、酸化１１１５を除去して、深さ
が約０．７〜０．８μｍの溝部２０を形成する。この溝
部２０の輪郭形状は滑らかとなっており、鋭（尖った部
分は形成されない。次に、この溝部に厚さ約１０００人
のゲート酸化膜２１を形成し、ざらにその上にゲート電
極を構成する多結晶シリコンｐ；Ｊ２２を約６０００人
の厚さに選択的に形成した様子を第１図（Ｃ）に承り。

このゲート多結晶シリコン１１！２２はｐ型拡散層１６
およびｎ＋型型数散層１７部分的に重なるように形成さ
れている。なお、第１図（（１）では酸化膜１３および
１８は一層の酸化膜２３として示しである。

次にＣＶＤ法ｋ１．ＴｃＶＤ−８ｉ　０２１Ｕ２４ヲ約
５０００人の厚さに堆積した後、熱処理を施す。最優に
酸化膜２３およびＣＶＤ−８ｉ　０２膜２４にコンタト
ホール２３ａおよび２４ａを形成した後、Ａ（を蒸着し
て金属′Ｒ極膜２５を選択的に形成して、第１図（ｆ）
に示す縦形ＭＯＳトランジスタを完成する。

第２図（ａ　）〜（ｅ）は本発明製造方法の他の実施例
の順次の製造工程を示ずものである。ｎ＋＋半導体基板
３１上にｎ型半導体層３２を形成し、さらにこのｎ型半
導体層３２の主面上に厚さ約１０００人の酸化＃Ｉ３３
を形成する。次にｎ型半導体層３２の主面に、模にチャ
ンネル領域を構成するｐ型拡故層３４と、後にソース領
域を構成するｎ＋＋拡散１１ｉ３５とを形成する。その
後酸化膜３３上にチッ化膜より成る耐酸化絶縁膜３６を
約３０００人の厚さに選択的に形成した様子を第２図（
ａ　）に示す。酸化膜３３は、熱酸化処理中にｎ型半導
体層３２へ欠陥が導入されるのを防止するバッフ？とし
て作用するものである。

次にバッファ用酸化膜３３を、溝部を形成すべき　　　
　゛位置において選択的に除去した後、ＫＯＨを主成分
とするエッチャントによってＶ字状の溝３７を形成する
。なお、この際のエツチングの深さは、溝３７の先端が
ｐ型拡散ＷＪ３４とｎ型半導体層３２との境界を超えて
もよいし、あるいはこの境界に達しないものでもよい。

このように溝３７を形成した状態を第２図（ｂ）に示す
。

続いて耐酸化性絶縁膜３６をマスクとして熱酸化処理を
施す。この熱酸化工程は、例えば７〜８気圧に加圧した
雰囲気中において、１０００℃の温度で約９０〜１５０
分間高圧水素燃焼酸化を施して行なう。

これによりｐ型拡散１ｌＩ３４やｎ＋型広拡散層３５拡
散進行を極力抑えながら例えば１．５μｍ程度の厚い酸
化Ｍｉ！３８を形成する。その後、耐酸化性絶縁膜３Ｂ
を除去した様子を第２図（Ｃ）に示す。この場合、酸化
膜３８は半導体１ｉ１３２中に均等に形成されるので、
その輪郭形状は清らかとなる。

次に厚い酸化膜３８をエツチングにより除去して滑らか
な表面形状を有する溝部３９を露出させ、この溝部に酸
化膜４２を約１０００人の厚さに形成し、さらにその上
にゲート電極を構成する多結晶シリコ、　ン膜４０を選
択的に形成する。この様子を第２図（ｄ　）に示す。な
お、第２図（ｄ　）ではバッファ用酸化膜３３とゲート
酸化１Ｉ４２とを一体として酸化１１１４１で示す。

その後、ＣＶＤ−８ｉ　０２膜４３を約５０００人の厚
さに形成し、さらにこのＣＶＤ−８ｉ　０２　＠４３、
酸化膜４１にそれぞれコンタクトホール４３ａおよび４
１ａを形成するとともに０１型拡散層３５を部分的にエ
ツチング除去してｐ型半導体層３４の一部を露出させる
。最後にＡ１Ｎ極膜４４を約３．５μ−の厚さに選択的
に形成して縦形ＭＯＳトランジスタを完成した様子を第
２図（ｅ　）に示す。

第３図（ａ　）〜（ｅ　）は本発明の縦形半導体装置の
製造方法のさらに他の実施例の順次の工程を示すもので
ある。本例ではｎ＋＋シリコン半導体基板５１の上にｎ
型シリコン半導体層５２を形成し、さらにその上に約１
０００人の厚さのバッファ用酸化膜５３を形成し、さら
にその上にチッ化膜より成る耐酸化性絶縁膜５４を選択
的に形成した様子を第３図（ａ　）に示す。

次に熱酸化処理を施し、耐酸化性絶縁膜５４の開口部に
厚さ約１．０μｍの厚い酸化ＷＡ５５を形成した状態を
第３図（ｂ）に示す。

その後、耐酸化性絶縁１Ｉ５４をマスクとして厚い酸化
膜５５をエツチングにより除去して溝５６を形成した様
子を第３図（Ｃ）に示す。

続いて再度熱酸化処理を施し、約１．５〜２．０μｍの
厚い酸化膜５７を形成した様子を第３図（ｄ　）′　に
示す。

続いて、チッ化膜より成る耐酸化性絶縁ＷＡ５４、薄い
バッファ用酸化膜５３および厚い酸化ｌｌ１５６をエツ
チングにより除去することによってｎ型半導体１ｌＩ５
２の主面に深さが１．０〜１．５μ鴎程度の滑らかな溝
部５８を形成した様子を第３図（ｅ　）に示す。

以後は第１図（ｅ　）および（ｆ）と同様な処理を行な
って縦形ＭＯＳトランジスタを完成する。

なお、本実施例において、厚い酸化膜５６を除去した後
、耐酸化性絶縁膜５４を除去することなく、再び熱酸化
処理を施して厚い酸化膜を形成する工程をくり返すこと
により溝部５７の深さを任意の深さとすることができる
。

本発明は上述した実施例にのみ限定されるものではなく
、幾多の変形が可能である。例えば上述した実施例では
縦形ＭｏＳトランジスタを製造するものとしたが、縦形
静？ｆｉ誘導トランジスタや縦形バイポーラトランジス
タなどの他の縦形半導体装置の製造に適用することがで
きる。また、ｐ型とｐ型とは上述した実施例とは反対と
することもできる。また、耐酸化性絶縁膜としてはチツ
化膜の他にアルミナ族などを用いることもできる。さら
に、ゲート電極膜は多結晶シリコン膜に限られるもので
はなく、モリブデン、タングステン、クロム等の高融点
金属またはそれらのシリサイドを以って構成することも
できる。また、第１図に示した実施例では厚い酸化Ｍ１
５を除去する以前にレジスト膜１８を形成したが、この
レジスト膜は必ずしも必要ではない。

（発明の効果） 上述した本発明の製造方法によれば、従来のようにケミ
カルエツチングによってｍ５ＩＮを形成するのではなく
、耐酸化性絶縁膜の開口部を経て半導体基体を選択的に
酸化して酸化膜を形成し、この酸化膜をエツチング除去
して溝部を形成するものであるから、溝部の輪郭形状は
鋭く尖った部分がなく、滑らかに形成されるので電解の
集中は起らず、耐圧を向上することができる。また、酸
化処理および酸化膜のエツチング除去処理は比較的安定
したプロセスで正確に行なうことができる。特に最近の
酸化技術の発展は著しく、数十オンダストロングの精度
で厚みを制御することができるので、溝部を所望通りの
形状に正確に形成することができる。また、バッファ用
酸化膜の厚さを制御炙ることによりバーズビークの大小
が決定され、これに伴って溝部の滑らかさも制御するこ
とができる。

【図面の簡単な説明】

第１図（ａ　）〜（ｆ）は本発明による溝部を有する縦
形半導体装置の製造方法の一実施例の順次１　　　　の
製造工程を示す断面図、 □ 第２図（ａ　）〜（ｅ　）は同じく他の実施例の順次の
製造工程を示す断面図、 第３図（ａ　）〜（ｅ　）は同じくさらに他の実施例の
順次の製造工程を示寸断面図、 第４図は従来の方法で製造した溝部を有する縦形半導体
装置を示す断面図である。 １１・・・ｎ＋型半導体基板 １２・・・ｎ型半導体層　　１３・・・酸化膜１４・・
・耐酸化絶縁膜　　１５・・・酸化膜１６、１７・・・
第１および第２半導体層１８・・・酸化膜　　　　　２
１・・・ゲート酸化膜２２・・・多結晶シリコン膜 ２４・”ＣＶＤ−８ｉ　０２膜 ２５・・・電極膜

Claims (1)

1. 【特許請求の範囲】 １、一導電型の半導体基体と、この半導体基体の主面に
   形成された溝部と、この溝部に絶縁膜を介して形成され
   た電極膜と、前記半導体基体の主面に、前記溝部を囲む
   とともに一部分が前記電極膜と重なるように縦方向に形
   成された逆導電型の第１半導体層および一導電型の第２
   半導体層とを具える縦形半導体装置を製造するに当り、 前記溝部を形成する工程が、 前記半導体基体の主面上に、耐酸化性絶縁 膜を選択的に形成する工程と、 この耐酸化性絶縁膜の開口部を経て半導体 基体を酸化して酸化膜を形成する工程と、 この酸化膜をエッチングにより除去する工 程とを具えることを特徴とする溝部を有する縦形半導体
   装置の製造方法。 ２、一導電型の半導体基体の主面上に耐酸化性絶縁膜を
   選択的に形成する工程と、 この耐酸化性絶縁膜の開口部を経て半導体 基体を選択的に酸化して酸化膜を形成する工程と、 この酸化膜によって囲まれた半導体基体の 表面に、逆導電型の第１半導体層と、この第１半導体層
   内に一導電型の第２半導体層とを選択的に形成する工程
   と、 前記酸化膜をエッチングして滑らかな輪郭 を有する溝部を形成する工程と、 この溝部の表面に絶縁膜を形成する工程と、この絶縁膜
   上に、少なくとも前記第１およ び第２半導体層と部分的に重なるように電極膜を形成す
   る工程とを具えることを特徴とする特許請求の範囲１記
   載の縦形半導体装置の製造方法。 ３、前記耐酸化性絶縁膜の開口部を経て半導体基体を選
   択的に酸化して酸化膜を形成する工程と、この酸化膜を
   エッチングにより除去する工程とをくり返し行なうこと
   を特徴とする特許請求の範囲１または２記載の縦形半導
   体装置の製造方法。 ４、前記耐酸化性絶縁膜を形成する以前に、半導体基体
   の主面に第１半導体層および第２半導体層を形成し、次
   に耐酸化性絶縁膜の開口部を経て半導体基体を酸化する
   以前にこの開口部を経て半導体基体をエッチングしてＶ
   字状の溝を形成することを特徴とする特許請求の範囲１
   記載の縦形半導体装置の製造方法。