JPS62126A - 光電スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パルス変調光方式の光電スイッチ、すなわ
ち、パルス光を投光しこのパルス光に同期した受光信号
のみを検知して、検出動作を行うようにした光電スイッ
チに関し、特に、電源ラインからの電気ノイズ、蛍光灯
等の光源からのパルス光、あるいは、類似した周期のパ
ルス光を発光する他の光電スイッチ等の外乱の影嘗を受
けにくい光電スイッチに関する。

〔従来の技術〕

従来、このような光電スイッチにおいては、外乱の影響
を少なくするために、受光素子から伝達された受光信号
を積分回路に゛入力し、得られた積分値と所定の基準値
を比較し、基準値を越えた場合のみ検出信号を出力する
ようにしている。

しかし、前記積分回路を構成するために、通常、コンデ
ンサあるいはコイル等のりアクタンス素子を必要とする
。したがって、光電スイッチの回路部分の小型化、とり
わけ、リアクタンスの容量が極めて小さい集積回路化す
ることが困難であった。

また、前記積分回路の時定数が抵抗とコンデンサ、ある
いは、抵抗とコイルにより定められるので、これらの部
品の特性のばらつきのために検出信号の発生時間にばら
つきが生じ、したがって、充電スイッチの動作応答時間
が均一ではないという問題点もあった。

上記問題点を解決するために、特開昭５２−８２０６６
５号公報に、シフトレジスタを利用してパルスをカウン
トする技術が開示されている。しかし、この技術では、
前記積分回路をリアクタンス素子を用いずに構成できる
ので集積回路化できる反面、設定するカウント数だけの
フリップフロップ回路が必要となる。それゆえ、部品点
数の増加、それに伴うコストアップ、および、集積回路
自体の面積の広大化による集積回路化の利点の損失を招
来するという新たな問題点が生じていた。

そこで、本発明の出願人はこの問題点を解決するために
、既に特願昭５９−２６２１９８号を出願している。

以下、この発明にかかる光電スイッチについて説明する
。

第９図に示すように、この光電スイッチは、所定周波数
のパルスを発振するパルス発振器１に、投光素子２を駆
動させる投光素子駆動回路３が接続されている。この投
光素子２から照射されたパルス光を受光した際に受光素
子４から発生する受光信号は、増幅回路５で増幅された
後、波形整形回路６０に伝達される。波形整形回路６０
で波形整形された受光信号ｎは、ラッチ回路７に伝達さ
れる。

ラッチ回路７は前記パルス発振器１の発振パルスａに同
期して、波形整形回路６０から伝達された受光信号ｎを
ラッチする。

また、パルス発振器１には、このパルス発振器ｌの発振
パルスａを計数するプリセッタブル・アップ／ダウン・
カウンタ３３が接続されている。このカウンタ３３の出
力信号ｓ、ｔ、ｕは、第１次論理回路３４に伝達される
。第１次論理回路３４は、前記カウンタ３３が所定個数
以上のパルスを計数した時に、検出出力回路８に出力信
号ｖ、ｗを伝達する。

第２次論理回路３９には、ラッチ回路７の出力信号ｏ、
　　ｐ、および、第１次論理回路３４の前記出力信号ｖ
、ｗが伝達される。この第２次論理回路３９（、に、受
光素子４が連続して受光するパルス光が前記所定個数に
満たない時に、カウンタ３３のカウント出力をリセット
する。また、連続して受光されないパルス光が所定個数
に満たない時、その時のカウンタ３３のカウント出力を
プリセットする。

次に、以上説明した光電スイッチの具体的回路の１実施
例を第１Ｏ図に基づいて説明する。なお、投光素子駆動
回路３．投光素子２．受光素子４゜増幅回路５、および
、検出出力回路８は、動作説明上必要ないので省略して
いる。

パルス光の受光により受光素子４から生じ、波形整形回
路６０で波形整形された受光信号ｎを、パルス発振器１
の発振パルスａによってラッチするラッチ回路７は、Ｄ
フリップフロップ（Ｄｅｌａｙｅｄｆｌｉｐ−ｆｌｏρ
）によって構成されている。パルス発振器１の発振パル
スａを計数するプリセッタブル・アップ／ダウン・カウ
ンタ３３は、３個のＤフリップフロップ３３１，３３２
．３３３が直列に接続され、８進カウンタを形成してい
る。

このカウンタ３３のカウント出力信号ｓ、ｔ、ｕが伝達
される第１次論理回路３４は、第１論理回路３４１およ
び第２論理回路３４２と、この両輪理回路３４１．３４
２の出力信号を伝達されるフリップフロップ３４３から
構成されている。このフリップフロップ３４３の出力信
号ｖ、ｗは、前述したように、検出出力回路８（図示省
略）に伝達される。また、このフリップフロップ３４３
の出力信号ｖ、ｗは、・プリセッタブル・アップ／ダウ
ン・カウンタ３３に帰還されている。したがって、カウ
ンタ３３はアップあるいはダウンカウンタとして機能す
る。すなわち、フリップフロップ３４３のＱ出力信号Ｖ
がＨＩＧＨ（以下、“Ｈ”と記す）の時は、ダウンカウ
ンタとして機能し、Ｑ出力信号ＶがＬＯＷ　（以下、“
Ｌ″と記す）の時は、アップカウンタとして機能する。

第１次論理回路３４において、第１論理回路３４１は、
フリップフロップ３３１の；出力信号とフリップフロッ
プ３３２の口出力信号が伝達されるＮＯＲ回路３５と、
このＮＯＲ回路３５の出力信号とフリップフロップ３３
３のＱ出力信号Ｕを伝達されるＮＡＮＤ回路３６から構
成されている０次に、第２論理回路３４２は、フリップ
フロップ３３１のＱ出力信号Ｓとフリップフロップ３３
２のＱ出力信号ｔが伝達されるＮＯＲ回路３７と、この
ＮＯＲ回路３７の出力信号とフリップフロップ３３３の
ご出力信号が伝達されるＮＡＮＤ回路３８から構成され
ている。

このような構成の第１次論理回路３４において、第１論
理回路３４１は、フリップフロップ３３１，３３２゜３
３３のＱ出力信号ｓ、ｔ、ｕがすべて“Ｈ″の状態にお
いて、“Ｌ”の信号を出力する。また、第２論理回路３
４２は、前記信号ｓ、ｔ、ｕがすべて“Ｌ″の状態にお
いて、′Ｌ″の信号を出力する。

したがって、フリップフロップ３４３のＱ出力信号Ｖは
、フリップフロップ３３１．３３２．３３３のＱ出力信
号ｓ、ｔ、ｕがすべて“Ｈ”になった時に、“Ｌ”から
“Ｈ“に切り換わる。また、フリップフロップ３３１，
３３２．３３３のＱ出力信号ｓ、ｔ、ｕがすべて“Ｌ”
になった時に、′Ｈ”から“Ｌ”に切り換わる。

一方、第２次論理回路３９は、第１　ＮＯＲ回路３９１
および第２　ＮＯＲ回路３９２から構成されている。第
１　ＮＯＲ回路３９１には、ラッチ回路７のＱ出力信号
Ｏと、フリップフロップ３４３の；出力信号Ｗが伝達さ
れる。そして、第１　ＮＯＲ回路３９１の出力信号ｒは
、ブリセフタプル・アップ／ダウン・カウンタ３３のフ
リップフロップ３３１，３３２．３３３の各プリセット
端子（ＰＲ）に伝達される。また、第２　ＮＯＲ回路３
９２には、ラッチ回路７のζ出力信号ｐと、フリップフ
ロップ３４３のＱ出力信号Ｖが伝達される。

そして、第２　ＮＯＲ回路３９２の出力信号ｑは、フリ
ップフロップ３３１，３３２．３３３の各クリア端子（
ＣＬ）に伝達される。

このような構成の回路を有する光電スイッチの動作を、
第１）図ないし第１４図に示した動作波形図に基づいて
説明する。

まず、第１の場合として、受光素子４（第９図参照）が
パルス光を受光していない状態におけるこの光電スイッ
チの動作を、第１０図および第１）図に基づいて説明す
る。なお、第１）図のアルファベントは、第１０図にお
ける回路の各部分の信号のアルファベットに対応させて
いる。

前記状態では、第１）図ｎの左側部分に示すよう；二、
受光素子４には受光信号が生じない。したがって、波形
整形回路６０は、同図ｎの左側部分に示すように“Ｈ″
の信号を出力し続けている。第１次論理回路３４のフリ
ップフロップ３４３は、この状態においては、Ｑ出力信
号ＶはＬ”、；出力信号Ｗは“Ｈ”である。したがって
、第２次論理回路３９の第１　　ＮＯＲ回路３９１．に
は、このフリップフロップ３４３のご出力信号Ｗと、前
記ラッチ回路７のＱ出力信号０のいずれも“Ｈ”の信号
が入力される。それゆえ出力信号ｒは“Ｌ”になる。ま
た、第２　ＮＯＲ回路３９２には、フリップフロップ３
４３のＱ出力信号Ｖと、前記ラッチ回路７の：出力信号
ｐのいずれも“Ｌ”の信号が入力される。それゆえ出力
信号ｑは“Ｈ”になる。

この第１　ＮＯＲ回路３９１のＬ１の出力信号ｒは、フ
リップフロップ３３１，３３２，３３３の各々のプリセ
ラ）　（ＰＲ）端子に伝達される。また、第２　ＮＯＲ
回路３９２の“Ｈ”の出力信号ｑは、フリップフロップ
３３１　、３３２　、３３３の各々のクリア（ＣＬ）端
子に伝達される。したがって、プリセフタプル・アップ
／ダウン・カウンタ３３のクリア（ＣＬ）端子には、“
Ｈ”の信号が入力されているので強制的にリセットされ
た状態である。それゆえ、フリップフロップ３３１，３
３２．３３３のＱ出力信号ｓ、　　ｔ、　　ｕは、すべ
て“Ｌ”であり、口出力信号は、すべて“Ｈ”である。

フリップフロップ３３１のご出力信号（Ｈ”）と、フリ
ップフロップ３３２の；出力信号（’Ｈ”）が入力され
る第１次論理回路３４における第１論理回路３４１は、
前述したように、フリップフロップ３３１　、３３２．
３３３のＱ出力信号ｓ、ｔ、ｕが１つでも“Ｌ”であれ
ば、“Ｈ”の信号を出力する。

したがって、パルス光を受光しない状態では“Ｈ”の信
号を出力する。また、同様に、第２論理回路３４２は“
Ｌ”の信号を出力する。その結果、フリップフロップ３
４３のＱ出力信号ＶはＬ”を、ご出力信号Ｗは“Ｈ”を
維持し続ける。この岡山力信号は、検出出力回路８　（
第９＠参照）に伝達される。そして、この検出出力回路
８は、光電スイッチがパルス光を受光していない旨の検
出出力１．１号を外部に伝達する。

次に、第２の場合として、受光素子４（第９図参照）に
連続したパルス光が受光された場合のこの光電スイッチ
の動作について、同様に第１０図および第１）図に基づ
いて説明する。

投光素子４（第９図参照）は、投光素子駆動回路３によ
って、パルス発振器１の発振パルスａの“Ｌ”の状態の
時にパルス光を発光するように駆動される。このパルス
光を受光した受光素子４は、受光信号Ｃを出力する。こ
の受光信号Ｃは波形整形回路６０に伝達され、パルス信
号ｎに波形整形される。

このパルス信号ｎは、ラッチ回路７のＤ端子に入力され
る。一方、ラッチ回路７のＣＰ端子には、パルス発振器
１の発振パルスａが入力されている。

この発振パルスａの立ち上がり時に、前記パルス信号ｎ
は“Ｌ“の状態であるため、ラッチ回路７は、Ｑ端子に
“Ｌ”の信号０を、互端子に“Ｈ”の信号ｐをそれぞれ
出力する。その結果、ラッチ回路７の；出力信号ｐが入
力される第２　ＮＯＲ回路３９２の入力は一方が“Ｌ″
となり、他方が“Ｈ”であるのでＬ”の信号ｑを出力す
る。この“Ｌ”の信号ｑを受けて、ブリセフタプル・ア
ップ／ダウン・カウンタ３３は、リセット状態が解除さ
れる。

リセット状態を解除されたカウンタ３３は、パルス発振
器１の発振パルスａに同期して、発振パルスａのカウン
トを開始する。よって、フリップフロップ３３１のＱ出
力信号Ｓは“Ｌ″から“Ｈ”に立ち上がる。これに応じ
て、第１次論理回路３４の第２論理回路３４２の出力信
号は“Ｌ”から“Ｈ”になる。この時、第１論理回路３
４１の出力信号は依然Ｈの状態に維持されているので、
フリップフロップ３４３の出力信号ｖ　（ｗ）は反転し
ない。前述したように、フリップフロップ３４３のＱ出
力信号ｖ　（ｗ）は、プリセッタブル・アップ／ダウン
・カウンタ３３に帰還されているので、この場合フリッ
プフロップ３４３のＱ出力信号Ｖが“Ｌ”であるため、
カウンタ３３はアップカウンタとして機能づろ。

受光素子４にパルス光が連続して受光されている間、カ
ウンタ３３はパルス発振器１の発振パルスａを計数する
。そして、カウンタ３３に７個目の発振パルスａが入力
されると同時に、フリップフロップ３３１．３３２，３
３３の各Ｑ出力信号ｓ、ｔ、ｕは、すべて“Ｈ”の状態
になる。したがって、第１論理回路３４１の出力信号は
“Ｈ”から“Ｌ”に反転する。前述したように、第２論
理回路３４２の出力信号はＨ”の状態であるので、これ
に応じてフリップフロップ３４３の出力信号が反転し、
Ｑ出力信号Ｖは“Ｈ”に口出力信号Ｗは“Ｌ”になる。

このＱ出力信号Ｖを受けて、検出出力回路８はこの光電
スイッチがパルス光を受光した旨の検出出力信号を外部
に伝達する。

また、フリップフロップ３４３の出力信号Ｖが反転する
と同時に、第１　ＮＯＲ回路３９１の出力信号ｒが“Ｌ
”から“Ｈ”に反転する。この“Ｈ”の信号ｒは、フリ
ップフロップ３３１，３３２．３３３の各プリセット（
ＰＲ）端子に入力されるので、プリセッタブル・アップ
／ダウン・カウンタ３３は強制的にプリセットされる。

その結果、以後パルス発振器１の発振パルスａの入力と
無関係に、フリップフロップ３３１　、３３２．３３３
のＱ出力信号ｓ、　　ｔ、　　ｕは“Ｈ″の状態を維持
する。さらに、フリップフロップ３４３の出力信号ｖ　
（ｗ）が反転することによって、カウンタ３３はアップ
カウンタからダウンカウンタに切り換わる。

次に、第３の場合として、連続してパルス光を受光して
いた受光素子４が、パルス光を連続して受光しなくなっ
た場合のこの光電スイッチの動作について、第１０図お
よび第１２図に基づいて説明する。

受光素子４にパルス光が連続して受光されなくなると、
波形整形回路６０の出力信号ｎは°Ｈ”の状態に維持さ
れる。したがって、同図０およびｐに示すように、ラッ
チ回路７のＱ出力信号Ｏは“Ｈ”に、；出力信号ｐは“
Ｌ゛に反転する。この結果、第１　ＮＯＲ回路３９１の
一方の入力が“Ｈ”になるので出力信号ｒはＬ″になる
。この“Ｌ″の信号ｒにより、プリセッタブル・アップ
／ダウン・カウンタ３３のプリセットが解除される。

この際、フリップフロップ３４３の出力信号ＶがＨ”で
あるため、既にカウンタ３３はダウンカウンタに切り換
わっている。それゆえ、カウンタ３３は入力される発振
パルスａに同期して、ダウンカウントを開始する。この
開始と同時に、ブリップフロップ３３１のＱ出力信号Ｓ
はＬ″に、；出力信号は“Ｈ”に反転する。この口出力
信号により、第１論理回路３４１は“Ｈ”の信号を出力
するが、第２論理回路３４２の出力信号が変化しないの
で、フリップフロップ３４３の出力信号ｖ　（ｗ）は反
転しない。

受光素子４がパルス光を受光していない間中、カウンタ
３３はダウンカウントを４ｉ続する。しかし、パルス発
振器１からの７個目の発振パルスが入力されると同時に
、フリップフロップ　のＱ出力信号３が“Ｌ”になり、
フリップフロップ３３１，３３２゜３３３のＱ出力信号
ｓ、ｔ、ｕは、すべて“Ｌ”になる、この結果、第２論
理回路３４２の出力信号は“Ｌ”になり、フリップフロ
ップ３４３の出力信号ｖ　（ｗ）が反転する。この出力
信号ＶのＩＩ　Ｌ　ｌ″の信号を受けて、検出出力回路
８はパルス光を受光していない旨の出力信号を外部に伝
達する。

また、この出力信号Ｖの“Ｌ”の信号により、第２　Ｎ
ＯＲ回路３９２の出力信号ｑは“Ｈ”になる。

このため、カウンタ３３は強制的にリセット状態になる
。さらに、カウンタ３３はフリップフロップ３４３の出
力信号Ｖの“Ｌ”の信号により、アップカウンタに切り
換わる。

以上述べた３つの場合は、この光電スイッチが外乱の影
響を全く受けない状態における動作である。以下、この
光電スイッチが外乱の影響を受けた場合の動作について
説明する。まず、第１の場合として、受光素子４が連続
したパルス光を受光中に外乱の影響を受け、その受光信
号Ｃの一部に欠落が生じた場合について、第１０図およ
び第１３図に基づいて説明する。

既に述べたように、受光素子４がパルス光を受光してい
る状態では、フリップフロップ３４３のＱ出力信号Ｖは
Ｈ″、；出力信号Ｗは“Ｌ”である。また、カウンタ３
３の各フリップフロップ３３１゜３３２、３３３のＱ出
力信号ｓ、ｔ、ｕは、すヘ−”Ｈ″であり、さらに、第
１　ＮＯＲ回路３９１の出力信号ｒは“Ｈ”、第２　Ｎ
ＯＲ回路３９２の出力信号ｑは“Ｌ″である。そして、
カウンタ３３はフリップフロップ３４３のＱ出力信号Ｖ
がＨ″であるので、ダウンカウンタになっている。

受光していたパルス光に欠落が生じると、第１３図に示
すように、その部分の波形整形回路６０の出力信号ｎは
“Ｈ”の状態を維持する。したがって、この部分のラッ
チ回路７のＱ出力信号０は“Ｈ”に、ご出力信号ｐは“
Ｌ”になる、この結果、第１　ＮＯＲ回路３９１の出力
信号ｒは“Ｌ”に反転するので、カウンタ書３のプリセ
ットが解除される。この解除により、カウンタ３３はダ
ウンカウントを開始する。

パルス光の欠落中、カウンタ３３は発振パルスａに同期
してダウンカウントを継続する。この時、７個目の発振
パルスａをカウンタ３３が計数するまでに、受光素子４
にパルス光が１個でも受光されると、ラッチ回路７の出
力信号ｏ、ｐが反転する。

この結果、第１　ＮＯＲ回路３９１の出力信号ｒが“Ｈ
”になり、カウンタ３３は強制的にプリセットされる。

それゆえ、フリップフロップ３３１，３３２．３３３の
Ｑ出力信号ｓ、ｔ、ｕはすべて“Ｈ”になり、連続して
パルス光を受光していた状態に復帰する。

したがって、外乱の影響によりパルス光が欠落しても、
パルス光が連続して７個以上欠落しない限り、カウンタ
３３は強制的にブリセシトされ外乱の影響を受けない。

次に、第２の場合として、受光素子４がパルス光を受光
していない状態において、外乱の影響により、受光素子
４の受光信号に外乱パルスが重畳された場合について、
第１０図および第１４図に基づいて説明する。

パルス光が受光されていない状態において、フリップフ
ロップ３４３のＱ出力信号Ｖは“Ｌ“、口出力信号Ｗは
Ｈ″に維持されている。カウンタ３３の各フリップフロ
ップ３３１，３３２．３３３のＱ出力信号ｓ、ｔ、ｕは
、すべて“Ｌ”である。また、第１　ＮＯＲ回路３９１
の出力信号ｒは“Ｌ　”　、第２　ＮＯＲ回路３９２の
出力信号ｑは“Ｈ”である。カウンタ３３は、フリップ
フロップ３４３のＱ出力信号Ｖの“Ｌ”の信号により、
アップカウンタとして機能している。

この状態において、受光素子４が同図Ｃ゛に示すような
外乱パルスＣ゛を受光したと仮定する。

すると、この外乱パルス、ｌ　は波形整形されて、外乱
パルス信号ｎ′になる。この信号ｎ°はラッチ回路７に
伝達され、ラッチ回路７はその出力信号ｏ、ｐを反転す
る。そのため、第２　ＮＯＲ回路３９２の出力信号ｑは
“Ｌ”になり、カウンタ３３のリセット状態が解除され
る。

カウンタ３３は、発振パルスａのアップカウントを開始
する。この時、連続して入力される外乱パルスＣ′の数
が７個未満であれば、次のような動作をこの光電スイッ
チは行う。

すなわち、最後の外乱パルスＣ′の受光の後に、波形整
形回路６０の出力信号ｎ゛は“Ｈ”を維持するので、ラ
ッチ回路７の出力信号ｏ、ｐは反転する。そのため、第
２　ＮＯＲ回路３９２の出力信号ｑはＬ′から“Ｈ”に
なる、この結果、カウンタ３３は強制的にリセ７）され
る、したがって、外乱パルスＣ”が連続して７個以上受
光されない限り、カウンタ３３は強制的にリセットされ
外乱の影響を受けない。

以上説明したように、この発明にかかる光電スイッチは
、連続して７個以上のパルス光が受光された場合に、フ
リップフロップ３４３のＱ出力信号Ｖを“Ｈ”にして、
受光素子４が受光している旨の検出信号を出力し、反対
に連続して７個以上のパルス光が欠落した場合に、フリ
ップフロップ３４３の出力信号Ｖを“Ｌ”に反転して、
受光素子４が受光していない旨の検出信号を出力する。

それゆえ外乱の影響により、７個以上のパルス光が連続
して欠落したり、あるいは、７個以上の外乱パルス光が
連続して受光されるということは現実には稀である。し
たがって、はとんど外乱の影響を受けないのである。

〔発明が解決しようとする問題点〕

ところが、上述した光電スイッチにおいて、以下に述べ
るような問題点があった。

すなわち、従来問題となっていた光電スイッチの回路部
分の小型化、特に、集積回路化する際の部品点数の増加
、それに伴うコストアップ、および、集積回路自体の面
積の広大化による集積回路化の利点の損失を、この光電
スイッチは全（機能の低下を招来することなく相当程度
解決した。しかし、なお、回路を構成する部品点数が多
いという問題点がある。

〔問題点を解決するための手段〕

この発明は、上記問題点に鑑みてなされたものであり、
この問題点を解決するための具体的手段は、所定周波数
の発振パルスを出力するパルス発振器と、この発振パル
スを計数するプリセッタブル・カウンタと、前記発振パ
ルスによって駆動される投光素子と、この投光素子から
発光されたパルス光を受光する受光素子と、この受光素
子からの受光信号を、前記発振パルスに同期してラッチ
するラッチ回路と、前記ラッチ回路の出力信号と、前記
プリセッタブル・カウンタの出力信号に基づき、前記受
光素子に連続して受光される前記パルス光が所定個数に
満たない時、および、連続して受光されない前記パルス
光が前記所定個数に満たない時に、その時の前記プリセ
ッタブル・カウンタの出力信号を、リセットあるいはプ
リセットするカウンタ制御回路を具備することである。

〔作　　用〕

この発明は、前述のような手段を採ったので、受光素子
が連続して所定個数のパルス光を受光すると、プリセッ
タブル・カウンタは光電スイッチがパルス光を受光した
旨の検出信号を出力する。

この時、この検出信号により、プリセッタブル・カウン
タはプリセットの状態になる。すなわち、このプリセッ
トの状態において、光電スイッチはパルス光を受光して
いる旨の検出信号を出力し続ける。

この状態において、受光素子に連続して所定個数のパル
ス光の欠落が生じると、プリセフタプル・カウンタは、
光電スイッチがパルス光を受光し゛（いない旨の検出信
号を出力する。この時、この検出信号により、プリセフ
タプル・カウンタはリセットの状態になる。すなわち、
このリセットの状態において、光電スイッチは、パルス
光を受光していない旨の検出信号を出力し続ける。

このリセットの状態において、受光素子に連続して所定
個数のパルス光が受光されない限り、プリセッタブル・
カウンタは前記所定個数に満たないパルス光（外乱）を
受光しても、カウンタ制御回路により、常にリセットの
状態に復帰させられる。

また、前記プリセントの状態において、連続して所定個
数のパルス光が欠落しない限り、プリセッタブル・カウ
ンタは前記所定個数に満たないパルス光の欠落（外乱）
が生じても、カウンタ制御回路により、常にプリセット
の状態に復帰させられる。

〔実　施　例〕

この発明を以下２つの実施例に基づいて詳細に説明する
。なお、従来の技術で説明した光電スイッチと重複する
部分は、同一記号を付してその説明を簡略化している。

まず、第１の実施例について説明する。

第１図に示すように、この発明にがかる光電スイッチは
、前述した従来の光電スイッチと類似の回路構成である
。パルス発振器１．投光素子２゜投光素子駆動回路３．
受光素子４．増幅回路５゜ラッチ回路７、および、検出
出力回路８は、共通の構成要素である。波形整形回路６
は増幅された受光信号Ｃを、従来の波形整形回路６０と
は異なる方法で波形整形している。プリセ・ツタプル・
カウンタ９はカウンタ制御回路１０の出力信号に、ｌ。

ｍを受けて、光電スイッチがパルス光を受光しているか
否かの検出信号ｉ、ｊを出力し、検出出力回路８に伝達
する」カウンタ制御回路１０はパルス発振ｎ１の発振パ
ルスａの遅延信号ｂ（第２図参照）に同期して、かつ、
ラッチ回路７の出力信号ｅ、ｆとプリセフタプル・カウ
ンタ９の出力信号ｉｔ　　Ｊに基づいて、カウンタ９の
出力信号ｉ、ｊをプリセットしたり、あるいはリセット
したりしている。

次に、この回路の具体的なｌ実施例をあられす第２図に
基づいて説明する。

端子１）には、増幅回路５（第１図参照）から増幅され
た受光信号Ｃが伝達される。この受光信号Ｃは波形整形
回路６で波形整形されて、出力信号ｄとしてラッチ回路
７に伝達される。ラッチ回路７はこの信号ｄをＤ端子に
入力するとともに、パルス発振器Ｉの発振パルスａをｃ
ｐ端子に入力する。

そして、う、子回路７はＱ出力信号ｅ、　Ｃ１出力信号
ｆを出力する。

カウンタ制御回路１０は第１次論理回路１２、および、
第２次論理回路１３から構成されている。第１次論理回
路１２は２つのＮＯＲゲー）１２１，１２２　、並びに
遅延回路１２３．インバータ１４から構成されている。

ＮＯＲゲート１２１は前記ラッチ回路７の口出力信号ｆ
と、遅延回路１２３を通した後のパルス発振器１の発振
パルスａの遅延信号すを、インバータ１４を経由して入
力する。ＮＯＲゲート１２２はインバータ１４を経由し
た遅延信号すと、前記ラッチ回路７のＱ出力信号ｅを入
力する。

第２次論理回路１３は第１３合理回路１３１　、第２論
理回路１３２、および、第３論理回路１３３から構成さ
れる装置 第１論理回路１３１は前記ＮＯＲゲート１２１の出力信
号ｇと、ブリセフタプル・カウンタ９の；出力信号ｊが
入力されるＮＡＮＤゲート１５．前記ＮＯＲゲート１２
２の出力信号りと、カウンタ９のＱ出力信号ｉが入力さ
れるＮＡＮＤゲート１６、並びにＮＡＮＯゲート１５お
よびＮＡＮＤゲート１６の出力信号が入力されるＮＡＮ
Ｄゲート１７から構成されている。

次に、第２論理回路１３２は前記ＮＯＲゲート１２２の
出力信号りと、カウンタ９の；出力信号ｊが入力される
ＮＡＮＤゲート１９、および、このＮＡＮＤゲート１９
の出力信号を反転するインバータ２０から構成されてい
る。

そして、第３論理回路１３３は前記ＡＮＤゲート１２１
の出力信号ｇと、カウンタ９のＱ出力信号ｉが入力され
るＮＡＮＤゲート２１、および、このＮＡＮＤゲーＬ２
＋の出力信号を反転するインバータ２２から構成されて
いる。

第１論理回路１３１の出力信号にはブリセフタプル・カ
ウンタ９のＣＰ端子に入力され、また、第２論理回路１
３２の出力信号１はカウンタ９のＣＬ端子に入力され、
さらに、第３論理回路１３３の出力信号ｍはカウンタ９
のＰＲ端子に入力される。カウンタ９のＱ出力信号ｉお
よび；出力信号ｊば、図外の検出出力回路８　（第１図
参照）に接続された端子２３．２４に接続されている。

このプリセッタブル・カウンタ９は第４図に示すような
構成をしている。４つのフリップフロップ９１．９２．
９３．９４が直列に接続され、１６進カウンタを形成し
ている。カウンタ９のＣＰ端子に入力される第１論理回
路１３１（第２図参照）の出力信号には、インバータ２
５を経由してフリップフロップ９１のＣＰ端子に入力さ
れる。カウンタ９のＣＬ端子に入力される第２論理回路
１３２の出力信号ｌは、ＮＯＲゲート２６に入力される
とともに、インバータ２７を経由してフリップフロップ
９４のＣＬ端子に入力される。カウンタ９のＰＲ端子に
入力される第３論理回路１３３の出力゛信号ｍは、前記
ＮＯＲゲート２６に入力されるとともに、インバータ２
８を経由してフリップフロップ９４のＰＲ端子に入力さ
れる。

ＮＯＲゲート２６の出力信号は、フリップフロップ９１
．９２．９３の各Ｃｌ３子に入力される。フリップフロ
ップ９１．９２．９３のご出力信号は、それぞれ隣接す
るフリップフロップ９２．９３．９４のＣＰ端子に入力
されるとともに、各々のＤ端子に帰還されている。フリ
ップフロップ９１．９２．９３のＰＲ端子は、常にＨ′
″の信号が入力された状態に維持されている。フリップ
フロップ９４のＱ出力信号ｉおよび；出力信号ｊは、図
外の検出出力回路８（第１図参照）に伝達される。

このような回路構成の本発明の光電スイッチの動作につ
いて、回路の各部分の動作波形図である第３図に基づい
て説明する。

まず、第１の場合として、受光素子４（第１図参照）に
パルス光が受光されていない状態において、パルス光が
連続して８個以上受光された場合について説明する。な
お、この実施例においては、プリセッタブル・カウンタ
９を１６進カウンタとして構成しているので連続した８
個のパルスにより、受光素子４が受光しているか否かの
カウンタ９の検出信号が発生する。

パルス光が継続して受光されていない状態では、カウン
タ９のＱ出力信号ｉは“Ｌ”、；出力信号ｊはＨ″であ
る。そして、パルス光の受光により受光素子４に生じた
受光信号は増幅回路５で増幅され、受光信号Ｃとして波
形整形回路６（第２図参照）に伝達される。波形整形さ
れた受光信号ｄは、ラッチ回路７に伝達される。ラッチ
回路７はパルス発振器１の発振パルスａに同期して、受
光信号ｄをラッチし、Ｑ出力信号ｅおよび；出力信号ｆ
をカウンタ制御回路１０に伝達する。この時、Ｑ出力信
号ｅは“Ｌ”から“Ｈ”に、口出力信号ｆは“Ｈ”から
“Ｌ”に反転する。

カウンタ制御回路１０の第１次論理回路１２は、ラッチ
回路７からのＱ出力信号ｅが“Ｈ”になったので、発振
パルスａが遅延回路１２３で遅延された後の遅延信号す
の立ち上がりに同期して、パルス信号ｇの出力を開始す
る。このパルス信号ｇは受光素子４がパルス光を受光し
ている間、出力され続ける。また、第１次論理回路１２
はラッチ回路７からの；出力信号ｆがＬ”に反転したの
で、バルス信号りを“Ｌ”の状態に維持する。すなわち
、以上のことより、第１次論理回路１２は受光素子４が
パルス光を受光している時にはパルス信号ｇを出力し、
パルス光を受光していない時にはパルス信号りを出力す
るのである。

前記第１次論理回路１２のパルス信号ｇは、第２次論理
回路１３の第１論理回路１３１に入力される。

この第１論理回路１３１の出力信号には、パルス信号ｇ
の立ち上がりに同期して出力を開始する。この出力信号
にはカウンタ９のＣＰ端子に入力されているので、この
信号ｋを受けてカウンタ９はカウントを開始する。そし
て、８個目の出力信号ｋが入力されると、その立ち下が
りに同期してカウンタ９のＱ出力信号ｉは“Ｌ”から“
Ｈ”に、回出力信号ｊは“Ｈ”から“Ｌ”に反転する。

この”ＩＩ”のＱ出力信号ｉを受けて、検出出力回路８
（第１図参照）は、この光電スイッチがパルス光を受光
している旨の検出信号を外部に伝達する。

また、“Ｈ”に反転したＱ出力信号ｉは、第２次論理回
路１３の第３論理回路１３３（第２図参照）に人力され
る。この信号ｉを受けて、第３論理回路１３３は出力信
号ｍの出力を開始する。この信号ｍはカウンタ９のＰＲ
端子に入力されているので、カウンタ９をプリセットの
状態にする。したがって、これ以後、受光素子４がパル
ス光を受光し続けると、カウンタ９はプリセットの状態
を維持し続ける。

次に、第２の場合として、このように、光電スイッチが
パルス光を受光している旨の検出信号を外部に伝達して
いる状態において、パルス光が連続して８個以上欠落し
た場合について、第５図に基づいて説明する。

受光素子４にパルス光が連続して受光されている状態で
は、前述したように、カウンタ９のＱ出力信号ｉは“Ｈ
”、ζ出力信号ｊは“Ｌ”である。

また、カウンタ９はプリセットの状態を維持している。

ここで、パルス光が欠落すると、発振パルスａに同期し
てラッチ回路７のＱ出力信号ｅが“Ｌ”に、；出力信号
ｆが“Ｈ”に反転する。すると、第１次論理回路１２の
出力信号ｇは“Ｌ”の状態を維持し、出力信号りは出力
を開始する。この出力信号りにより、カウンタ９のプリ
セット状態が解除され、カウンタ９はカウントを開始す
る。

８個目のパルスがカウントされると、このパルスの立ち
下がりに同期してカウンタ９のＱ出力信号ｉは“Ｌ”に
、回出力信号ｊはＨ”に反転する。この反転した；出力
信号ｊを受けて、第２次論理回路１３の第２論理回路１
３２（第２図参照）は、カウンタ９のＣＬ端子に出力信
号ｌの出力を開始し、カウンタ９をリセットの状態にす
る。したがって、これ以後、受光素子４がパルス光を受
光しない状態が続くと、カウンタ９はリセットの状態を
維持する。

以上述べたこの光電スイッチの動作は、外乱の影響が全
くない状況下でのものである。次に、外乱の影響がある
状況下での動作について説明する。

まず、最初に、受光素子４が連続したパルス光を受光中
に外乱の影響を受け、その受光信号Ｃの一部に欠落が生
じた場合について第６図に基づいて説明する。

既に述べたように、受光素子４がパルス光を受光してい
る状態では、カウンタ９のＱ出力信号ｉは“Ｈ”、Ｃ出
力信号ｊは“Ｌ”である。また、カウンタ９はプリセッ
トの状態を維持している。

ここで、パルス光が欠落すると、波形整形回路６の出力
信号ｄは“Ｌ”の状態を維持する。したがって、ラッチ
回路７のＱ出力信号ｅは“Ｌ”に、ご出力信号ｆは“Ｈ
”に反転する。この信号ｅ。

ｆを受けて、カウンタ９はカウントを開始する。

この場合に、欠落したパルス光が８個未満であれば、再
び受光素子４にパルス光が入力されると、ラッチ回路７
の出力信号ｅ、ｆが反転し、カウンタ９はプリセットの
状態に復帰する。したがって、この場合にはカウンタ９
の出力信号ｉ、ｊは反転しないので、光電スイッチはパ
ルス光を受光している旨の検出信号を出力し続ける。

次に、受光素子４がパルス光を受光していない状態にお
いて、外乱の影゛、“岨こより、受光素子４の受光信号
に外乱パルスが重畳された場合について第７図に基づい
て説明する。

パルス光が受光されていない状態においては、前述した
ように、カウンタ９のＱ出力信号ｉは“Ｌ”、回出力信
号ｊは“Ｈ”の状態を維持している。また、カウンタ９
はリセットの状態を維持している。ここで、受光素子４
が同図Ｃ“のような外乱パルスＣ°を受光したと仮定す
る。すると、この外乱パルスＣ”は、波形整形されて外
乱パルス信号ｄ″になる。この信号ｄ”はラッチ回路７
に伝達され、ラッチ回路７はその出力信号ｅ、　　ｆを
反転する。したがって、カウンタ９はリセット状態を解
除されカウントを開始する。

この時、外乱パルスＣ°の数が８個未満であれば、最後
の外乱パルスＣ゛の入力の後に第１次論理回路１２の出
力信号ｇ、　　ｈが反転され、カウンタ９はリセット状
態に復帰する。したがって、この場合において、カウン
タ９の出力信号ｉｔ　　Ｊは反転しないので、光電スイ
ッチはパルス光を受光していない旨の検出信号を出力し
続ける。

次に、この発明にがかる光電スイッチに過電流保護回路
を設けた第２の実施例について、第８図に基づいて説明
する。なお、前述した第１の実施例と同一部分は、同一
記号を付し、その説明を省略している。

過電流保護回路２９は次のような構成である。出力トラ
ンジスタ３０がベースを抵抗Ｒ５を介して、ブリセフタ
プル・カウンタ９のＱ端子に接続されている。このトラ
ンジスタ３０のコレクタは、抵抗Ｒ２を介して電源Ｖｃ
ｃに接続されている。また、トランジスタ３０のエミッ
タは抵抗Ｒ１を介して接地されている。この抵抗Ｒ１は
、トランジスタ３０に流れる出力電流を電圧に変換する
。トランジスタ３０と抵抗Ｒｘ間に、コンパレータ３１
のマイナス側の入力端子が接続されている。また、プラ
ス側の入力端子は基準電圧源３２に接続されている。

第２次論理回路１３の第２論理回路１３２゛　は、Ｎ＾
ＮＤゲート１９のみで構成されている。このＮＡＮＤゲ
ート１９の出力信号と、前記コンパレータ３１の出力信
号が入力されるＮＡＮＤゲート３３が、過電流保護回路
２９には設けられている。そして、このＮＡＮＤゲート
３３の出力信号ｌ°は、カウンタ９のＣＬ端子に入力さ
れる。

以上の構成からなる過電流保護回路２９の動作について
以下説明する。受光素子４（第１図参照）がパルス光を
受光しており、そのためプリセッタブル・カウンタ９の
Ｑ出力信号ｉ　（第２図および第３図参照）が“Ｈ”で
ある状態について説明する。

カウンタ９のＱ出力信号ｉがＨ゛であるので、出力トラ
ンジスタ３０はＯＮ状態である。この状態において、ト
ランジスタ３０に過電流が流れるとトランジスタ３０の
エミッタ電圧が基準電圧源３２より高くなり、コンパレ
ータ３１は“Ｌ”の出力信号をＮＡＮＤゲートト３３に
伝達する。したがって、この信号により、ＮＡＮＤゲー
ト３３は”Ｈ″の出力信号ビをカウンタ９のＣＬ端子に
伝達するので、カウンタ９は強制的にリセットされる。

その結果、カウンタ９の出力信号ｉ、ｊは反転し、Ｑ出
力信号ｉは“Ｌ”になるので出力トランジスタ３０もＯ
ＦＦ状態になる。この後にパルス光が連続して８個受光
されると、再びカウンタ９の出力信号ｉ＋　　Ｊは反転
しトランジスタ３０はＯＮ状態になる。ここでまた、過
電流が流れると瞬時にカウンタ９はリセットされ前述し
た動作が繰り返される。

上記動作において、トランジスタ３０がＯＮ状態になる
のは、パルス光が連続して８個受光された後リセットさ
れるまでの一瞬の時間である。トランジスタ３０が消費
する電力は、この−瞬の時間に消費される電力を積分し
た値に等しくなる。それゆえ、この積分値がトランジス
タ３０の許容電力を越えることは、まずありえない。し
たがって、作業者が負荷を接続せずにトランジスタ３０
のコレクタを誤って電源に直接接続しても、トランジス
タ３０が破損することはない。

これらの実施例において、この発明にがかる光電スイッ
チは、連続した８個のパルス光の受光か否かによって、
受光・非受光の検出出力信号を出力していた。したがっ
て、受光・非受光の動作時間を同一に設定していた。し
かし、これらの動作時間は、プリセッタブル・カウンタ
９のフリップフロップの数、カウンタ９の出力信号の論
理の組み方、および、パルス発振器１の発振周期等によ
って、任意の動作時間にそれぞれ設定できることは言う
までもない。

〔発明の効果〕

以上の説明から明らかなように、この発明は、投光素子
を駆動するパルス発振器の発振パルスをカウンタ制御回
路に伝達し、このカウンタ制御回路は、伝達された前記
発振パルスを遅延した遅延信号と前記発振パルスにラッ
チしたラッチ回路からの受光信号に基づいて、パルス光
が連続して所定個数受光された場合に、プリセッタブル
・カウンタの出力信号ををプリセットの状態にし、外部
に受光素子がパルス光を受光している旨の検出信号を伝
達させる。そして、パルス光が連続して受光されない場
合には、プリセッタブル・カウンタをリセットの状態に
し、外部に受光素子がパルス光を受光していない旨の検
出信号を伝達させる。

したがって、受光素子が連続して所定個数のパルス光を
受光しない限り、プリセフタプル・カウンタの出力信号
は反転しない。それゆえ外乱の影響を受けにくい。

また、この発明はりアクタンス素子を用いずに、かつ用
いられる部品点数を少な（して光電スイッチの回路を構
成しているので、回路の小型化が容易である。したがっ
て、集積回路化に向いている。

【図面の簡単な説明】

第１図はこの発明にがかる光電スイッチの１実施例の回
路のブロック図、第２図はこの実施例の具体的な回路図
、第３図はこの光電スイッチが連続して所定個数のパル
ス光を受光した場合の回路の各部の動作波形図、第４図
はプリセッタブル・カウンタの１実施例の具体的な回路
図、第５図はこの光電スイッチが連続して所定個数のパ
ルス光を受光しない場合の回路の各部の動作波形図、第
６図および第７図は外乱の影響を受けた場合の回路の各
部の動作波形図、第８図は過電流保護回路を設けた他の
実施例の回路図、第９図は従来の光電スイッチの回路の
ブロック図、第１０図はこの光電スイッチの具体的な回
路図、第１）図ないし第１４図はこの光電スイッチの回
路の各部の動作波形図である。 ｌ・・・パルス発振器　２・・・投光素子　３・・・投
光素子駆動回路　４・・・受光素子　７・・・ラッチ回
路　９プリセフタプル・カウンタ　１０・・・カウンタ
制御回路

Claims (3)

【特許請求の範囲】
1. （１）所定周波数の発振パルスを出力するパルス発振器
   と、 この発振パルスを計数するプリセッタブル・カウンタと
   、 前記発振パルスによって駆動される投光素子と、この投
   光素子から発光されたパルス光を受光する受光素子と、 この受光素子からの受光信号を、前記発振パルスに同期
   してラッチするラッチ回路と、 前記ラッチ回路の出力信号と前記プリセッタブル・カウ
   ンタの出力信号に基づき、前記受光素子に連続して受光
   される前記パルス光が所定個数に満たない時、および、
   連続して受光されない前記パルス光が所定個数に満たな
   い時に、その時の前記プリセッタブル・カウンタの出力
   信号を、リセットあるいはプリセットするカウンタ制御
   回路を具備することを特徴とする光電スイッチ。
2. （２）光電スイッチの出力電流が所定値を越えた場合に
   、この出力電流を減少させる信号をプリセッタブル・カ
   ウンタに伝達する過電流保護回路を具備する特許請求の
   範囲第１項記載の光電スイッチ。
3. （３）プリセッタブル・カウンタが、４つのフリップフ
   ロップから構成されている１６進プリセッタブル・カウ
   ンタである特許請求の範囲第１項または第２項記載の光
   電スイッチ。