JPH0448004B2

JPH0448004B2 -

Info

Publication number: JPH0448004B2
Application number: JP60139542A
Authority: JP
Inventors: Masahiko Fukuda
Original assignee: Keyence Corp
Current assignee: Keyence Corp
Priority date: 1985-06-26
Filing date: 1985-06-26
Publication date: 1992-08-05
Also published as: US4741000A; EP0206334B1; JPS62126A; EP0206334A3; DE3679598D1; EP0206334A2

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、パルス変調光方式の光電スイツ
チ、すなわち、パルス光を投光しこのパルス光に
同期した受光信号のみを検知して、検出動作を行
うようにした光電スイツチに関し、特に、電源ラ
インからの電気ノイズ、蛍光灯等の光源からのパ
ルス光、あるいは、類似した周期のパルス光を発
光する他の光電スイツチ等の外乱の影響を受けに
くい光電スイツチに関する。

〔従来の技術〕

従来、このような光電スイツチにおいては、外
乱の影響を少なくするために、受光素子から伝達
された受光信号を積分回路に入力し、得られた積
分値と所定の基準値を比較し、基準値を越えた場
合のみ検出信号を出力するようにしている。

しかし、前記積分回路を構成するために、通
常、コンデンサあるいはコイル等のリアクタンス
素子を必要とする。したがつて、光電スイツチの
回路部分の小型化、とりわけ、リアクタンスの容
量が極めて小さい集積回路化することが困難であ
つた。

また、前記積分回路の時定数が抵抗とコンデン
サ、あるいは、抵抗とコイルにより定められるの
で、これらの部品の特性のばらつきのために検出
信号の発生時間にばらつきが生じ、したがつて、
光電スイツチの動動作応答時間が均一ではないと
いう問題点もあつた。

上記問題点を解決するために、特開昭52−
82066号公報に、シフトレジスタを利用してパル
スをカウントする技術が開示されている。しか
し、この技術では、前記積分回路をリアクタンス
素子を用いずに構成できるので集積回路化できる
反面、設定するカウント数だけのフリツプフロツ
プ回路が必要となる。それゆえ、部品点数の増
加、それに伴うコストアツプ、および、集積回路
自体の面積の広大化による集積回路化の利点の損
失を招来するという新たな問題点が生じていた。

そこで、本発明の出願人はこの問題点を解決す
るために、既に特開昭59−262198号を出願してい
る。

以下、この発明にかかる光電スイツチについて
説明する。

第９図に示すように、この光電スイツチは、所
定周波数のパルスを発振するパルス発振器１に、
投光素子２を駆動させる投光素子駆動回路３が接
続されている。この投光素子２から照射されたパ
ルス光を受光した際に受光素子４から発生する受
光信号は、増幅回路５で増幅された後、波形整形
回路６０に伝達される。波形整形回路６０で波形
整形された受光信号ｎは、ラツチ回路７に伝達さ
れる。ラツチ回路７は前記パルス発振器１の発振
パルスａに同期して、波形整形回路６０から伝達
された受光信号ｎをラツチする。

また、パルス発振器１には、このパルス発振器
１の発振パルスａを計数するプリセツタブル・ア
ツプ／ダウン・カウンタ３３が接続されている。
このカウンタ３３の出力信号ｓ，ｔ，ｕは、第１
次論理回路３４に伝達される。第１次論理回路３
４は、前記カウンタ３３が所定個数以上のパルス
を計数した時に、検出出力回路８に出力信号ｖ，
ｗを伝達する。

第２次論理回路３９には、ラツチ回路７の出力
信号ｏ，ｐ、および、第１次論理回路３４の前記
出力信号ｖ，ｗが伝達される。この第２次論理回
路３９は、受光素子４が連続して受光するパルス
光が前記所定個数に満たない時に、カウンタ３３
のカウント出力をリセツトする。また、連続して
受光されないパルス光が所定個数に満たない時、
その時のカウンタ３３のカウント出力をプリセツ
トする。

次に、以上説明した光電スイツチの具体的回路
の１実施例を第１０図に基づいて説明する。な
お、投光素子駆動回路３、投光素子２、受光素子
４、増幅回路５、および、検出出力回路８は、動
作説明上必要ないので省略している。

パルス光の受光により受光素子４から生じ、波
形整形回路６０で波形整形された受光信号ｎを、
パルス発振器１の発振パルスａによつてラツチす
るラツチ回路７は、Ｄフリツプフロツプ
（Delayed flip−flop）によつて構成されている。
パルス発振器１の発振パルスａを計数するプリセ
ツタブル・アツプ／ダウン・カウンタ３３は、３
個のＤフリツプフロツプ３３１，３３２，３３３
が直列に接続され、８進カウンタを形成してい
る。

このカウンタ３３のカウント出力信号ｓ，ｔ，
ｕが伝達される第１次論理回路３４は、第１論理
回路３４１および第２論理回路３４２と、この両
論理回路３４１，３４２の出力信号を伝達される
フリツプフロツプ３４３から構成されている。こ
のフリツプフロツプ３４３の出力信号ｖ，ｗは、
前述したように、検出出力回路８（図示省略）に
伝達される。また、このフリツプフロツプ３４３
の出力信号ｖ，ｗは、プリセツタブル・アツプ／
ダウン・カウンタ３３に帰還されている。したが
つて、カウンタ３３はアツプあるいはダウンカウ
ンタとして機能する。すなわち、フリツプフロツ
プ３４３のＱ出力信号ｖがHIGH（以下、“Ｈ”と
記す）の時は、ダウンカウンタとして機能し、Ｑ
出力信号ｖがLOW（以下、“Ｌ”と記す）の時は、
アツプカウンタとして機能する。

第１次論理回路３４において、第１論理回路３
４１は、フリツプフロツプ３３１の出力信号と
フリツプフロツプ３３２の出力信号が伝達され
るNOR回路３５と、このNOR回路３５の出力信
号とフリツプフロツプ３３３のＱ出力信号ｕを伝
達されるNAND回路３６から構成されている。
次に、第２論理回路３４２は、フリツプフロツプ
３３１のＱ出力信号ｓとフリツプフロツプ３３２
のＱ出力信号ｔが伝達されるNOR回路３７と、
このNOR回路３７の出力信号とフリツプフロツ
プ３３３の出力信号が伝達されるNAND回路
３８から構成されている。

このような構成の第１次論理回路３４におい
て、第１論理回路３４１は、フリツプフロツプ３
３１，３３２，３３３のＱ出力信号ｓ，ｔ，ｕが
すべて“Ｈ”の状態において、“Ｌ”の信号を出
力する。また、第２論理回路３４２は、前記信号
ｓ，ｔ，ｕがすべて“Ｌ”の状態において、“Ｌ”
の信号を出力する。したがつて、フリツプフロツ
プ３４３のＱ出力信号ｖは、フリツプフロツプ３
３１，３３２，３３３のＱ出力信号ｓ，ｔ，ｕが
すべて“Ｈ”になつた時に、“Ｌ”から“Ｈ”に
切り換わる。また、フリツプフロツプ３３１，３
３２，３３３のＱ出力信号ｓ，ｔ，ｕがすべて
“Ｌ”になつた時に、“Ｈ”から“Ｌ”に切り換わ
る。

一方、第２次論理回路３９は、第1NOR回路３
９１および第2NOR回路３９２から構成されてい
る。第1NOR回路３９１には、ラツチ回路７のＱ
出力信号ｏと、フリツプフロツプ３４３の出力
信号ｗが伝達される。そして、第1NOR回路３９
１の出力信号ｒは、プリセツタブル・アツプ／ダ
ウン・カウンタ３３のフリツプフロツプ３３１，
３３２，３３３の各プリセツト端子（PR）に伝
達される。また、第2NOR回路３９２には、ラツ
チ回路７の出力信号ｐと、フリツプフロツプ３
４３のＱ出力信号ｖが伝達される。そして、第
2NOR回路３９２の出力信号ｑは、フリツプフロ
ツプ３３１，３３２，３３３の各クリア端子
（CL）に伝達される。

このような構成の回路を有する光電スイツチの
動作を、第１１図ないし第１４図に示した動作波
形図に基づいて説明する。

まず、第１の場合として、受光素子４（第９図
参照）がパルス光を受光していない状態における
この光電スイツチの動作を、第１０図および第１
１図に基づいて説明する。なお、第１１図のアル
フアベツトは、第１０図における回路の各部分の
信号のアルフアベツトに対応させている。

前記状態では、第１１図ｎの左側部分に示すよ
うに、受光素子４には受光信号が生じない。した
がつて、波形整形回路６０は、同図ｎの左側部分
に示すように“Ｈ”の信号を出力し続けている。
第１次論理回路３４のフリツプフロツプ３４３
は、この状態においては、Ｑ出力信号ｖは
““Ｌ”、出力信号ｗは“Ｈ”である。したがつ
て、第２次論理回路３９の第1NOR回路３９１に
は、このフリツプフロツプ３４３の出力信号ｗ
と、前記ラツチ回路７のＱ出力信号ｏのいずれも
“Ｈ”の信号が入力される。それゆえ出力信号ｒ
は“Ｌ”になる。また、第2NOR回路３９２に
は、フリツプフロツプ３４３のＱ出力信号ｖと、
前記ラツチ回路７の出力信号ｐのいずれも
“Ｌ”の信号が入力される。それゆえ出力信号ｑ
は“Ｈ”になる。

この第1NOR回路３９１の“Ｌ”の出力信号ｒ
は、フリツプフロツプ３３１，３３２，３３３の
各々のプリセツト（PR）端子に伝達される。ま
た、第2NOR回路３９２の“Ｈ”の出力信号ｑ
は、フリツプフロツプ３３１，３３２，３３３の
各々のクリア（CL）端子に伝達される。したが
つて、プリセツタブル・アツプ／ダウン・カウン
タ３３のクリア（CL）端子には、“Ｈ”の信号が
入力されているので強制的にリセツトされた状態
である。それゆえ、フリツプフロツプ３３１，３
３２，３３３のＱ出力信号ｓ，ｔ，ｕは、すべて
“Ｌ”であり、出力信号は、すべて“Ｈ”であ
る。

フリツプフロツプ３３１の出力信号（“Ｈ”）
と、フリツプフロツプ３３２の出力信号
（“Ｈ”）が入力される第１次論理回路３４におけ
る第１論理回路３４１は、前述したように、フリ
ツプフロツプ３３１，３３２，３３３のＱ出力信
号ｓ，ｔ，ｕが１つでも“Ｌ”であれば、“Ｈ”
の信号を出力する。したがつて、パルス光を受光
しない状態では“Ｈ”の信号を出力する。また、
同様に、第２論理回路３４２は“Ｌ”の信号を出
力する。その結果、フリツプフロツプ３４３のＱ
出力信号ｖは“Ｌ”を、出力信号ｗは“Ｈ”を
維持し続ける。この両出力信号は、検出出力回路
８（第９図参照）に伝達される。そして、この検
出出力回路８は、光電スイツチがパルス光を受光
していない旨の検出出力信号を外部に伝達する。

次に、第２の場合として、受光素子４（第９図
参照）に連続したパルス光が受光された場合のこ
の光電スイツチの動作について、同様に第１０図
および第１１図に基づいて説明する。

投光素子４（第９図参照）は、投光素子駆動回
路３によつて、パルス発振器１の発振パルスａの
“Ｌ”の状態の時にパルス光を発光するように駆
動される。このパルス光を受光した受光素子４
は、受光信号ｃを出力する。この受光信号ｃは波
形整形回路６０に伝達され、パルス信号ｎに波形
整形される。

このパルス信号ｎは、ラツチ回路７のＤ端子に
入力される。一方、ラツチ回路７のCP端子には、
パルス発振器１の発振パルスａが入力されてい
る。この発振パルスａの立ち上がり時に、前記パ
ルス信号ｎは“Ｌ”の状態であるため、ラツチ回
路７は、Ｑ端子に“Ｌ”の信号ｏを、端子に
“Ｈ”の信号ｐをそれぞれ出力する。その結果、
ラツチ回路７の出力信号ｐが入力される第
2NOR回路３９２の入力は一方が“Ｌ”となり、
他方が“Ｈ”であるので“Ｌ”の信号ｑを出力す
る。この“Ｌ”の信号ｑを受けて、プリセツタブ
ル・アツプ／ダウン・カウンタ３３は、リセツト
状態が解除される。

リセツト状態を解除されたカウンタ３３は、パ
ルス発振器１の発振パルスａに同期して、発振パ
ルスａのカウントを開始する。よつて、フリツプ
フロツプ３３１のＱ出力信号ｓは“Ｌ”から
“Ｈ”に立ち上がる。これに応じて、第１次論理
回路３４の第２論理回路３４２の出力信号は
“Ｌ”から“Ｈ”になる。この時、第１論理回路
３４１の出力信号は依然Ｈの状態に維持されてい
るので、フリツプフロツプ３４３の出力信号ｖ
（ｗ）は反転しない。前述したように、フリツプ
フロツプ３４３のＱ出力信vw）は、プリセツタ
ブル・アツプ／ダウン・カウンタ３３に帰還され
ているので、この場合フリツプフロツプ３４３の
Ｑ出力信号ｖが“Ｌ”であるため、カウンタ３３
はアツプカウンタとして機能する。

受光素子４にパルス光が連続して受光されてい
る間、カウンタ３３はパルス発振器１の発振パル
スａを計数する。そして、カウンタ３３に７個目
の発振パルスａが入力されると同時に、フリツプ
フロツプ３３１，３３２，３３３の各Ｑ出力信号
ｓ，ｔ，ｕは、すべて“Ｈ”の状態になる。した
がつて、第１論理回路３４１の出力信号は“Ｈ”
から“Ｌ”に反転する。前述したように、第２論
理回路３４２の出力信号は“Ｈ”の状態であるの
で、これに応じてフリツプフロツプ３４３の出力
信号が反転し、Ｑ出力信号ｖは“Ｈ”に出力信
号ｗは“Ｌ”になる。このＱ出力信号ｖを受け
て、検出出力回路８はこの光電スイツチがパルス
光を受光した旨の検出出力信号を外部に伝達す
る。

また、フリツプフロツプ３４３の出力信号ｖが
反転すると同時に、第1NOR回路３９１の出力信
号ｒが“Ｌ”から“Ｈ”に反転する。この“Ｈ”
の信号ｒは、フリツプフロツプ３３１，３３２，
３３３の各プリセツト（PR）端子に入力される
ので、プリセツタブル・アツプ／ダウン・カウン
タ３３は強制的にプリセツトされる。その結果、
以後パルス発振器１の発振パルスａの入力と無関
係に、フリツプフロツプ３３１，３３２，３３３
のＱ出力信号ｓ，ｔ，ｕは“Ｈ”の状態を維持す
る。さらに、フリツプフロツプ３４３の出力信号
ｖ，ｗが反転することによつて、カウンタ３３は
アツプカウンタからダウンカウンタに切り換わ
る。

次に、第３の場合として、連続してパルス光を
受光していた受光素子４が、パルス光を連続して
受光しなくなつた場合の光電スイツチの動作につ
いて、第１０図および第１２図に基づいて説明す
る。

受光素子４にパルス光が連続して受光されなく
なると、波形整形回路６０の出力信号ｎは“Ｈ”
の状態に維持される。したがつて、同図ｏおよび
ｐに示すように、ラツチ回路７のＱ出力信号ｏは
“Ｈ”に、出力信号ｐは“Ｌ”に反転する。こ
の結果、第1NOR回路３９１の一方の入力が
“Ｈ”になるので出力信号ｒは“Ｌ”になる。こ
の“Ｌ”の信号ｒにより、プリセツタブル・アツ
プ／ダウン・カウンタ３３のプリセツトが解除さ
れる。

この際、フリツプフロツプ３４３の出力信ｖが
“Ｈ”であるため、既にカウンタ３３はダウンカ
ウンタに切り換わつている。それゆえ、カウンタ
３３は入力される発振パルスａに同期して、ダウ
ンカウントを開始する。この開始と同時に、フリ
ツプフロツプ３３１のＱ出力信号ｓは“Ｌ”に、
Ｑ出力信号は“Ｈ”に反転する。この出力信号
により、第１論理回路３４１は“Ｈ”の信号を出
力するが、第２論理回路３４２の出力信号が変化
しないので、フリツプフロツプ３４３の出力信号
ｖ，ｗは反転しない。

受光素子４がパルス光を受光素子しない間中、
カウンタ３３はダウンカウントを継続する。しか
し、パルス発振器１からの７個目の発振パルスが
入力されると同時に、フリツプフロツプのＱ出力
信号ｓが“Ｌ”になり、フリツプフロツプ３３
１，３３２，３３３のＱ出力信号ｓ，ｔ，ｕは、
すべて“Ｌ”になる。この結果、第２論理回路３
４２の出力信号は“Ｌ”になり、フリツプフロツ
プ３４３の出力信号ｖ，ｗが反転する。この出力
信号ｖの“Ｌ”の信号を受けて、検出出力回路８
はパルス光を受光していない旨の出力信号を外部
に伝達する。

また、この出力信号ｖの“Ｌ”の信号により、
第2NOR回路３９２の出力信号ｑは“Ｈ”にな
る。このため、カウンタ３３は強制的にリセツト
状態になる。さらに、カウンタ３３はフリツプフ
ロツプ３４３の出力信号ｖの“Ｌ”の信号によ
り、アップカウンタに切り換わる。

以上述べた３つの場合は、この光電スイツチが
外乱の影響を全く受けない状態における動作であ
る。以下、この光電スイツチが外乱の影響を受け
た場合の動作について説明する。まず、第１の場
合として、受光素子４が連続したパルス光を受光
中に外乱の影響を受け、その受光信号ｃの一部に
欠落が生じた場合について、第１０図および第１
３図に基づいて説明する。

既に述べたように、受光素子４がパルス光を受
光している状態では、フリツプフロツプ３４３の
Ｑ出力信号ｖは“Ｈ”、出力信号ｗは“Ｌ”で
ある。また、カウンタ３３の各フリツプフロツプ
３３１，３３２，３３３のＱ出力信号ｓ，ｔ，ｕ
は、すべて“Ｈ”であり、さらに、第1NOR回路
３９１の出力信号ｒは“Ｈ”、第2NOR回路３９
２の出力信号ｑは“Ｌ”である。そして、カウン
タ３３はフリツプフロツプ３４３のＱ出力信号ｖ
が“Ｈ”であるので、ダウンカウンタになつてい
る。

受光していたパルス光に欠落が生じると、第１
３図に示すように、その部分の波形整形回路６０
の出力信号ｎは“Ｈ”の状態を維持する。したが
つて、この部分のラツチ回路７のＱ出力信号ｏは
“Ｈ”に、出力信号ｐは“Ｌ”になる。この結
果、第1NOR回路３９１の出力信号ｒは“Ｌ”に
反転するので、カウンタ３３のプリセツトが解除
される。この解除により、カウンタ３３はダウン
カウントを開始する。

パルス光の欠落中、カウンタ３３は発振パルス
ａに同期してダウンカウントを継続する。この
時、７個目の発振パルスａをカウンタ３３が計数
するまでに、受光素子４にパルス光が１個でも受
光されると、ラツチ回路７の出力信号ｏ，ｐが反
転する。この結果、第1NOR回路３９１の出力信
号ｒが“Ｈ”になり、カウンタ３３は強制的にプ
リセツトされる。それゆえ、フリツプフロツプ３
３１，３３２，３３３のＱ出力信号ｓ，ｔ，ｕは
すべて“Ｈ”になり、連続してパルス光を受光し
ていた状態に復帰する。

したがつて、外乱の影響によりパルス光が欠落
しても、パルス光が連続して７個以上欠落しない
限り、カウンタ３３は強制的にプリセツトされ外
乱の影響を受けない。

次に、第２の場合として、受光素子４がパルス
光を受光していない状態において、外乱の影響に
より、受光素子４の受光信号に外乱パルスが重畳
された場合について、第１０図および第１４図に
基づいて説明する。

パルス光が受光されていない状態において、フ
リツプフロツプ３４３のＱ出力信号ｖは“Ｌ”、
Ｑ出力信号ｗは“Ｈ”に維持されている。カウン
タ３３の各フリツプフロツプ３３１，３３２，３
３３のＱ出力信号ｓ，ｔ，ｕは、すべて“Ｌ”で
ある。また、第1NOR回路３９１の出力信号ｒは
“Ｌ”、第2NOR回路３９２の出力信号ｑは“Ｈ”
である。カウンタ３３は、フリツプフロツプ３４
３のＱ出力信号ｖの“Ｌ”の信号により、アツプ
カウンタとして機能している。

この状態において、受光素子４が同図c′に示す
ような外乱パルスc′を受光ししたと仮定する。す
ると、この外乱パルスc′は波形整形されて、外乱
パルス信号n′になる。この信号n′はラツチ回路７
に伝達され、ラツチ回路７はその出力信号ｏ，ｐ
を反転する。そのため、第2NOR回路３９２の出
力信号ｑは“Ｌ”になり、カウンタ３３のリセツ
ト状態が解除される。

カウンタ３３は、発振パルスａのアツプカウン
トを開始する。この時、連続して入力される外乱
パルスc′の数が７個未満であれば、次のような動
作をこの光電スイツチは行う。

すなわち、最後の外乱パルスc′の受光の後に、
波形整形回路６０の出力信号n′は“Ｈ”を維持す
るので、ラツチ回路７の出力信号ｏ，ｐは反転す
る。そのため、第2NOR回路３９２の出力信号ｑ
は“Ｌ”から“Ｈ”になる。この結果、カウンタ
３３は強制的にリセツトされる。したがつて、外
乱パルスc′が連続して７個以上受光されない限
り、カウンタ３３は強制的にリセツトされ外乱の
影響を受けない。

以上説明したように、この発明にかかる光電ス
イツチは、連続して７個以上のパルス光が受光さ
れた場合に、フリツプフロツプ３４３のＱ出力信
号ｖを“Ｈ”にして、受光素子４が受光している
旨の検出信号を出力し、反対に連続して７個以上
のパルス光が欠落した場合に、フリツプフロツプ
３４３の出力信号ｖを“Ｌ”に反転して、受光素
子４が受光していない旨の検出信号を出力する。
それゆえ外乱の影響により、７個以上のパルス光
が連続して欠落したり、あるいは、７個以上の外
乱パルス光が連続して受光されるということは現
実には稀である。したがつて、ほとんど外乱の影
響を受けないのである。

〔発明が解決しようとする問題点〕

ところが、上述した光電スイツチにおいて、以
下に述べるような問題があつた。

すなわち、従来問題となつていた光電スイツチ
の回路部分の小型化、特に、集積回路化する際の
部品点数の増加、それに伴うコストアツプ、およ
び、集積回路自体の面積の広大化による集積回路
化の利点の損失を、この光電スイツチは全く機能
の低下を招来することなく相当程度解決した。し
かし、なお、回路を構成する部品点数が多いとい
う問題点がある。

〔問題点を解決するための手段〕

この発明は、上記問題点に鑑みてなされたもの
であり、この問題点を解決するための具体的手段
は、所定周波数の発振パルスを出力するパルス発
振器と；クロツク入力、リセツト入力、プリセツ
ト入力を有するプリセツタブル・カウンタと；前
記発振パルスによつて駆動される投光素子と；こ
の投光素子から発光されたパルス光を受光する受
光素子と；この受光素子からの受光信号を、前記
発振パルスに同期してラツチするラツチ回路と；
前記ラツチ回路の出力信号と前記プリセツタブ
ル・カウンタの出力信号に基づいて、前記受光素
子の受光信号が所定個数以上連続してある時及び
所定個数以上の連続した前記発振パルスに相当す
る時間前記受光素子の受光信号がない時に、前記
所定個数のパルス信号を前記プリセツタブル・カ
ウンタのクロツク入力に出力し、前記受光素子の
連続した受光信号が前記所定個数に満たない時、
前記プリセツタブル・カウンタのリセツト入力に
リセツト信号を出力し、前記受光素子の受光の連
続してない時間が前記所定個数の連続した発振パ
ルスに相当する時間に満たない時、前記プリセツ
タブル・カウンタのプリセツト入力にプリセツト
信号を出力するカウンタ制御回路と；を具備する
ことである。

〔作用〕

この発明は、前述のような手段を採つたので、
受光素子が連続して所定個数のパルス光を受光す
ると、プリセツタブル・カウンタは光電スイツチ
がパルス光を受光した旨の検出信号を出力する。
この時、この検出信号により、プリセツタブル・
カウンタはプリセツトの状態になる。すなわち、
このプリセツトの状態において、光電スイツチは
パルス光を受光している旨の検出信号を出力して
続ける。

この状態において、受光素子に連続して所定個
数のパルス光の欠落が生じると、プリセツタブ
ル・カウンタは、光電スイツチがパルス光を受光
していない旨の検出信号を出力する。この時、こ
の検出信号により、プリセツタブル・カウンタは
リセツトの状態になる。すなわち、このリセツト
の状態において、光電スイツチは、パルス光を受
光していない旨の検出信号を出力し続ける。

このリセツトの状態において、受光素子に連続
して所定個数のパルス光が受光されない限り、プ
リセツタブル・カウンタは前記所定個数に満たな
いパルス光（外乱）を受光しても、カウンタ制御
回路により、常にリセツトの状態に復帰させられ
る。

また、前記プリセツトの状態において、連続し
て所定個数のパルス光が欠落しない限り、プリセ
ツタブル・カウンタは前記所定個数に満たないパ
ルス光の欠落（外乱）が生じても、カウンタ制御
回路により、常にプリセツトの状態に復帰させら
れる。

〔実施例〕

この発明を以下２つの実施例に基づいて詳細に
説明する。なお、従来の技術で説明した光電スイ
ツチと重複する部分は、同一記号を付してその説
明を簡略化している。まず、第１の実施例につい
て説明する。

第１図に示すように、この発明にかかる光電ス
イツチは、前述した従来の光電スイツチと類似の
回路構成である。パルス発振器１、投光素子２、
投光素子駆動回路３、受光素子４、増幅回路５、
ラツチ回路７、および、検出出力回路８は、共通
の構成要素である。波形整形回路６は増幅された
受光信号ｃを、従来の波形整形回路６０とは異な
る方法で波形整形している。プリセツタブル・カ
ウンタ９はカウンタ制御回路１０の出力信号ｋ，
ｌ，ｍを受けて、光電スイツチがパルス光を受光
しているか否かの検出信号ｉ，ｊを出力し、検出
出力回路８に伝達する。カウンタ制御回路１０は
パルス発振器１の発振パルスａの遅延信号ｂ（第
２図参照）に同期して、かつ、ラツチ回路７の出
力信号ｅ，ｆとプリセツタブル・カウンタ９の出
力信号ｉ，ｊに基づいて、カウンタ９の出力信号
ｉ，ｊをプリセツトしたり、あるいはリセツトし
たりしている。

次に、この回路の具体的な１実施例をあらわす
第２図に基づいて説明する。

端子１１には、増幅回路５（第１図参照）から
増幅された受光信号ｃが伝達される。この受光信
号ｃは波形整形回路６で波形整形されて、出力信
号ｄとしてラツチ回路７に伝達される。ラツチ回
路７はこの信号ｄをＤ端子に入力するとともに、
パルス発振器１の発振パルスａをCP端子に入力
する。そして、ラツチ回路７はＱ出力信号ｅ、
出力信号ｆを出力する。

カウンタ制御回路１０は第１次論理回路１２、
および、第２次論理回路１３から構成されてい
る。第１次論理回路１２は２つのNORゲート１
２１，１２２、並びに遅延回路１２３、インバー
タ１４から構成されている。NORゲート１２１
は前記ラツチ回路７の出力信号ｆと、遅延回路
１２３を通した後のパルス発振器１の発振パルス
ａの遅延信号ｂを、インバータ１４を経由して入
力する。NORゲート１２２はインバータ１４を
経由した遅延信号ｂと、前記ラツチ回路７のＱ出
力信号ｅを入力する。

第２次論理回路１３は第１論理回路１３１、第
２論理回路１３２、および、第３論理回路１３３
から構成されている。

第１論理回路１３１は前記NORゲート１２１
の出力信号ｇと、プリセツタブル・カウンタ９の
Ｑ出力信号ｊが入力されるNANDゲート１５、
前記NORゲート１２２の出力信号ｈと、カウン
タ９のＱ出力信号ｉが入力されるNANDゲート
１６、並びにNANDゲート１５およびNANDゲ
ート１６の出力信号が入力されるNANDゲート
１７から構成されている。

次に、第２論理回路１３２は前記NORゲート
１２２の出力信号ｈと、カウンタ９の出力信号
ｊが入力されるNANDゲート１９、および、こ
のNANDゲート１９の出力信号を反転するイン
バータ２０から構成されている。

そして、第３論理回路１３３は前記ANDゲー
ト１２１の出力信号ｇと、カウンタ９のＱ出力信
号ｉが入力されるNANDゲート２１、および、
このNANDゲート２１の出力信号を反転するイ
ンバータ２２から構成されている。

第１論理回路１３１の出力信号ｋはプリセツタ
ブル・カウンタ９のクロツク入力（以下CP端子
と称す）に入力され、また、第２論理回路１３２
の出力信号１はカウンタ９のリセツト入力（以下
CL端子と称す）に入力され、さらに、第３論理
回路１３３の出力信号ｍはカウンタ９のリセツト
入力（以下PR端子と称す）に入力される。カウ
ンタ９のＱ出力信号ｉおよび出力信号ｊは、図
外の検出出力回路８（第１図参照）に接続された
端子２３，２４に接続されている。

このプリセツタブル・カウンタ９は第４図に示
すような構成をしている。４つのフリツプフロツ
プ９１，９２，９３，９４が直列に接続され、16
進カウンタを形成している。カウンタ９のCP端
子に入力される第１論理回路１３１（第２図参
照）の出力信号ｋは、インバータ２５を経由して
フリツプフロツプ９１のCP端子に入力される。
カウンタ９のCL端子に入力される第２論理回路
１３２の出力信号１は、NORゲート２６に入力
されるとともに、インバータ２７を経由してフリ
ツプフロツプ９４のCL端子に入力される。カウ
ンタ９のPR端子に入力される第３論理回路１３
３の出力信号ｍは、前記NORゲート２６に入力
されるとともに、インバータ２８を経由してフリ
ツプフロツプ９４のPR端子に入力される。

NORゲート２６の出力信号は、フリツプフロ
ツプ９１，９２，９３の各CL端子に入力される。
フリツプフロツプ９１，９２，９３の出力信号
は、それぞれ隣接するフリツプフロツプ９２，９
３，９４のCP端子に入力されるとともに、各々
のＤ端子に帰還されている。フリツプフロツプ９
１，９２，９３のPR端子は、常に“Ｈ”の信号
が入力された状態に維持されている。フリツプフ
ロツプ９４のＱ出力信号ｉおよび出力信号ｊ
は、図外の検出出力回路８（第１図参照）に伝達
される。

このような回路構成の本発明の光電スイツチの
動作について、回路の各部分の動作波形図である
第３図に基づいて説明する。

まず、第１の場合として、受光素子４（第１図
参照）にパルス光が受光されていない状態におい
て、パルス光が連続して８個以上受光された場合
について説明する。なお、この実施例において
は、プリセツタブル・カウンタ９を16進カウンタ
として構成しているので連続した８個のパルスに
より、受光素子４が受光しているか否かのカウン
タ９の検出信号が発生する。

パルス光が継続して受光されていない状態で
は、カウンタ９のＱ出力信号ｉは“Ｌ”、出力
信号ｊは“Ｈ”である。そして、パルス光の受光
により受光素子４に生じた受光信号は増幅回路５
で増幅され、受光信号ｃとして波形整形回路６
（第２図参照）に伝達される。波形整形された受
光信号ｄは、ラツチ回路７に伝達される。ラツチ
回路７はパルス発振器１の発振パルスａに同期し
て、受光信号ｄをラツチし、Ｑ出力信号ｅおよび
Ｑ出力信号ｆをカウンタ制御回路１０に伝達す
る。この時、Ｑ出力信号ｅは“Ｌ”から“Ｈ”
に、出力信号ｆは“Ｈ”から“Ｌ”に反転す
る。

カウンタ制御回路１０の第１次論理回路１２
は、ラツチ回路７からのＱ出力信号ｅが“Ｈ”に
なつたので、発振パルスａが遅延回路１２３で遅
延された後の遅延信号ｂの立ち上がりに同期し
て、パルス信号ｇの出力を開始する。このパルス
信号ｇは受光素子４がパルス光を受光している
間、出力され続ける。また、第１次論理回路１２
はラツチ回路７からの出力信号ｆが“Ｌ”に反
転したので、パルス信号ｈを“Ｌ”の状態に維持
する。すなわち、以上のことより、第１次論理回
路１２は受光素子４がパルス光を受光している時
にはパルス信号ｇを出力し、パルス光を受光して
していない時にはパルス信号ｈを出力するのであ
る。

前記第１次論理回路１２のパルス信号ｇは、第
２次論理回路１３の第１論理回路１３１に入力さ
れる。この第１論理回路１３１の出力信号ｋは、
パルス信号ｇの立ち上がりに同期して出力を開始
する。この出力信号ｋはカウンタ９のCP端子に
入力されているので、この信号ｋを受けてカウン
タ９はカウントを開始する。そして、８個目の出
力信号ｋが入力されると、その立ち下がりに同期
してカウンタ９のＱ出力信号ｉ“Ｌ”から“Ｈ”
に、出力信号ｊは“Ｈ”から“Ｌ”に反転す
る。この“Ｈ”のＱ出力信号ｉを受けて、検出出
力回路８（第１図参照）は、この光電スイツチが
パルス光を受光している旨の検出信号を外部に伝
達する。

また、“Ｈ”に反転したＱ出力信号ｉは、第２
次論理回路１３の第３論理回路１３３（第２図参
照）に入力される。この信号ｉを受けて、第３論
理回路１３３は出力信号ｍの出力を開始する。こ
の信号ｍはカウンタ９のPR端子に入力されてい
るので、カウンタ９をプリセツトまた、カウンタ
Ｑ出力信号ｊは第１論理回路１３１に入力されて
おり、第１次論理回路１２のパルス信号ｇにかか
わらず第１論理回路１３１の出力信号ｋは“Ｌ”
となる。したがつて、これ以後、受光素子４がパ
ルス光を受光し続けると、カウンタ９はプリセツ
トの状態を維持し続ける。

次に、第２の場合として、このように、光電ス
イツチがパルス光を受光している旨の検出信号を
外部に伝達している状態において、パルス光が連
続して８個以上欠落した場合について、第５図に
基づいて説明する。

受光素子４にパルス光が連続して受光されてい
る状態では、前述したように、カウンタ９のＱ出
力信号ｉは“Ｈ”、出力信号ｊは“Ｌ”である。
また、カウンタ９はプリセツトの状態を維持して
いる。ここで、パルス光が欠落すると、発振パル
スａに同期してラツチ回路７のＱ出力信号ｅが
“Ｌ”に、出力信号ｆが“Ｈ”に反転する。す
ると、第１次論理回路１２の出力信号ｇは“Ｌ”
の状態を維持し、出力信号ｈは出力を開始する。
この出力信号ｈにより、カウンタ９のプリセツト
状態が解除され、カウンタ９はカウントを開始す
る。

８個目のパルスがカウントされると、このパル
スの立ち下がりに同期してカウンタ９のＱ出力信
号ｉは“Ｌ”に、出力信号ｊは“Ｈ”に反転す
る。この反転した出力信号ｊを受けて、第２次
論理回路１３の第２論理回路１３２（第２図参
照）は、カウンタ９のCL端子に出力信号１の出
力を開始し、カウンタ９をリセツトの状態にす
る。またカウンタ９のＱ出力信号ｉは第１論理回
路１３１に入力されており、第１次論理回路１２
のパルス信号ｈにかかわらず第１論理回路１３１
の出力信号ｋは“Ｌ”となる。したがつて、これ
以後、受光素子４がパルス光を受光しない状態が
続くと、カウンタ９はリセツトの状態を維持す
る。

以上述べたこの光電スイツチの動作、外乱の影
響が全くない状況下でのものである。次に、外乱
の影響がある状況下での動作について説明する。

まず、最初、受光素子４が連続したパルス光を
受光中に外乱の影響を受け、その受光信号ｃの一
部に欠落が生じた場合について第６図に基づいて
説明する。

既に述べたように、受光素子４がパルス光を受
光している状態では、カウンタ９のＱ出力信号ｉ
は“Ｈ”、出力信号ｊは“Ｌ”である。また、
カウンタ９はプリセツトの状態を維持している。
ここで、パルス光が欠落すると、波形整形回路６
の出力信号ｄは“Ｌ”の状態を維持する。したが
つて、ラツチ回路７のＱ出力信号ｅはは“Ｌ”
に、出力信号ｆは“Ｈ”に反転する。この信号
ｅ，ｆを受けて、カウンタ９はカウントを開始す
る。この場合に、欠落したパルス光が８個未満で
あれば、再び受光素子４にパルス光が入力される
と、ラツチ回路７の出力信号ｅ，ｆが反転し、カ
ウンタ９はプリセツトの状態に復帰する。したが
つて、この場合にはカウンタ９の出力信号ｉ，ｊ
は反転しないので、光電スイツチはパルス光を受
光している旨の検出信号を出力し続ける。

次に、受光素子４がパルス光を受光していない
状態において、外乱の影響により、受光素子４の
受光信号に外乱パルスが重畳された場合について
第７図に基づいて説明する。

パルス光が受光されていない状態においては、
前述したように、カウンタ９のＱ出力信号ｉは
“Ｌ”、出力信号ｊは“Ｈ”の状態を維持してい
る。また、カウンタ９はリセツトの状態を維持し
ている。ここで、受光素子４が同図c′のような外
乱パルスc′を受光したと仮定する。すると、この
外乱パルスc′は、波形整形されて外乱パルス信号
d′になる。この信号d′はラツチ回路７に伝達さ
れ、ラツチ回路７はその出力信号ｅ，ｆを反転す
る。したがつて、カウンタ９はリセツト状態を解
除されカウントを開始する。

この時、外乱パルスc′の数が８個未満であれ
ば、最後の外乱パルスc′の入力の後に第１次論理
回路１２の出力信号ｇ，ｈが反転され、カウンタ
９はリセツト状態に復帰する。したがつて、この
場合において、カウンタ９の出力信号ｉ，ｊは反
転しないので、光電スイツチはパルス光を受光し
ていない旨の検出信号を出力し続ける。

次に、この発明にかかる光電スイツチに過電流
保護回路を設けた第２の実施例について、第８図
に基づいて説明する。前述した第１の実施例と同
一部分は、同一記号を付し、その説明を省略して
いる。

過電流保護回路２９は次のような構成である。
出力トランジスタ３０がベースを抵抗R₁を介し
て、プリセツタブル・カウンタ９のＱ端子に接続
されている。このトランジスタ３０のコレクタ
は、抵抗R₂を介して電源Vccに接続されている。
また、トランジスタ３０のエミツタは抵抗R₃を
介して接地されている。この抵抗R₃は、トラン
ジスタ３０に流れる出力電流を電圧に変換する。
トランジスタ３０と抵抗R₃間に、コンパレータ
３１のマイナス側の入力端子が接続されている。
また、プラス側の入力端子は基準電圧源３２に接
続されている。

第２次論理回路１３の第２論理回路１３２′は、
NANDゲート１９のみで構成されている。この
NANDゲート１９の出力信号と、前記コンパレ
ータ３１の出力信号が入力されるNANDゲート
３３が、過電流保護回路２９には設けられてい
る。そして、このNANDゲート３３の出力信号
１′は、カウンタ９のCL端子に入力される。

以上の構成からなる過電流保護回路２９の動作
について以下説明する。受光素子４（第１図参
照）がパルス光を受光しており、そのためプリセ
ツタブル・カウンタ９のＱ出力信号ｉ（第２図お
よび第３図参照）が“Ｈ”である状態について説
明する。

カウンタ９のＱ出力信号ｉが“Ｈ”であるの
で、出力トランジスタ３０はON状態である。こ
の状態において、トランジスタ３０に過電流が流
れるとトランジスタ３０のエミツタ電圧が基準電
圧源３２より高くなり、コンパレータ３１は
“Ｌ”の出力信号をNANDゲート３３に伝達す
る。したがつて、この信号により、NANDゲー
ト３３は“Ｈ”の出力信号１′をカウンタ９のCL
端子に伝達するので、カウンタ９は強制的にリセ
ツトされる。その結果、カウンタ９の出力信号
ｉ，ｊは反転し、Ｑ出力信号ｉは“Ｌ”になるの
で出力トランジスタ３０もOFF状態になる。こ
の後にパルス光が連続して８個受光されると、再
びカウンタ９の出力信号ｉ，ｊは反転しトランジ
スタ３０はON状態になる。ここでまた、過電流
が流れると瞬時にカウンタ９はリセツトされ前述
した動作が繰り返される。

上記動作において、トランジスタ３０がON状
態になるのは、パルス光が連続して８個受光され
た後リセツトされるまでの一瞬の時間である。ト
ランジスタ３０が消費する電力は、この一瞬の時
間に消費される電力を積分した値に等しくなる。
それゆえ、この積分値がトランジスタ３０の許容
電力を越えることは、まずありえない。したがつ
て、作業者が負荷を接続せずにトランジスタ３０
のコレクタを誤つて電源に直接接続しても、トラ
ンジスタ３０が破損することはない。

これらの実施例において、この発明にかかる光
電スイツチは、連続した８個のパルス光の受光か
否かによつて、受光・非受光の検出出力信号を出
力していた。したがつて、受光・非受光の動作時
間を同一に設定していた。しかし、これらの動作
時間は、プリセツタブル・カウンタ９のフリツプ
フロツプの数、カウンタ９の出力信号の論理の組
み方、および、パルス発振周期等によつて、任意
の動作時間にそれぞれ設定できることは言うまで
もない。

〔発明の効果〕

以上の説明から明らかなように、この発明は、
投光素子を駆動するパルス発振器の発振パルスを
カウンタ制御回路に伝達し、このカウンタ制御回
路は、伝達された前記発振パルスを遅延した遅延
信号と前記発振パルスにラツチしたラツチ回路か
らの受光信号に基づいて、パルス光が連続して所
定個数受光された場合に、プリセツタブル・カウ
ンタの出力信号ををプリセツトの状態にし、外部
に受光素子がパルス光を受光している旨の検出信
号を伝達させる。そして、所定個数以上の連続し
た発振パルスに相当する時間受光素子の受光信号
がない場合には、プリセツタブル・カウンタをリ
セツトの状態にし、外部に受光素子がパルス光を
受光していない旨の検出信号を伝達させる。した
がつて、受光素子が連続して所定個数のパルス光
を受光しない限り、プリセツタブル・カウンタの
出力信号は反転しない。それゆえ外乱の影響を受
けにくい。

また、この発明はリアクタンス素子を用いず
に、かつ用いられる部品点数を少なくして光電ス
イツチの回路を構成しているので、回路の小型化
が容易である。したがつて、集積回路化に向いて
いる。

【図面の簡単な説明】

第１図はこの発明にかかる光電スイツチの１実
施例の回路のブロツク図、第２図はこの実施例の
具体的な回路図、第３図はこの光電スイツチが連
続して所定個数のパルス光を受光した場合の回路
の各部の動作波形図、第４図はプリセツタブル・
カウンタの１実施例の具体的な回路図、第５図は
この光電スイツチが連続して所定個数のパルス光
を受光しない場合の回路の各部の動作波形図、第
６図および第７図は外乱の影響を受けた場合の回
路の各部の動作波形図、第８図は過電流保護回路
を設けた他の実施例の回路図、第９図は従来の光
電スイツチの回路のブロツク図、第１０図はこの
光電スイツチの具体的な回路図、第１１図ないし
第１４図はこの光電スイツチの回路の各部の動作
波形図である。１……パルス発振器、２……投光素子、３……
投光素子駆動回路、４……受光素子、７……ラツ
チ回路、９……プリセツタブル・カウンタ、１０
……カウンタ制御回路。

Claims

【特許請求の範囲】１所定周波数の発振パルスを出力するパルス発
振器と、クロツク入力、リセツト入力、プリセツト入力
を有するプリセツタブル・カウンタと、前記発振パルスによつて駆動される投光素子
と、この投光素子から発光されたパルス光を受光
する受光素子と、この受光素子からの受光信号を、前記発振パル
スに同期してラツチするラツチ回路と、前記ラツチ回路の出力信号と前記プリセツタブ
ル・カウンタの出力信号に基づいて、前記受光素
子の受光信号が所定個数以上連続してある時及び
所定個数以上の連続した前記発振パルスに相当す
る時間前記受光素子の受光信号がない時に、前記
所定個数のパルス信号を前記プリセツタブル・カ
ウンタのクロツク入力に出力し、前記受光素子の
連続した受光信号が前記所定個数に満たない時、
前記プリセツタブル・カウンタのリセツト入力に
リセツト信号を出力し、前記受光素子の受光信号
の連続してない時間が前記所定個数の連続した発
振パルスに相当する時間に満たない時、前記プリ
セツタブル・カウンタのプリセツト入力にプリセ
ツト信号を出力するカウンタ制御回路と、を具備することを特徴とする光電スイツチ。２光電スイツチの出力電流が所定値を越えた場
合に、この出力電流を減少させる信号をプリセツ
タブル・カウンタに伝達する過電流保護回路を具
備する特許請求の範囲第１項記載の光電スイツ
チ。３プリセツタブル・カウンタが、４つのフリツ
プフロツプから構成されている16進プリセツタブ
ル・カウンタである特許請求の範囲第１項または
第２項記載の光電スイツチ。