JPS62128203A - デジタル式振幅変調器 - Google Patents
デジタル式振幅変調器Info
- Publication number
- JPS62128203A JPS62128203A JP26796785A JP26796785A JPS62128203A JP S62128203 A JPS62128203 A JP S62128203A JP 26796785 A JP26796785 A JP 26796785A JP 26796785 A JP26796785 A JP 26796785A JP S62128203 A JPS62128203 A JP S62128203A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- digital
- analog
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、特に搬送波除去変調を行うデジタル式振幅変
調器に関するものである。
調器に関するものである。
［従来の技術］
従来、振幅変調器は一般にアナログ式となって周波数の
搬送波信号でチョッピングを行ったり。
搬送波信号でチョッピングを行ったり。
これらの信号を乗算したりしている。
しかし、従来のアナログ式振幅変調器では、使用する電
子部品の特性上、搬送波除去を完全に行うことが困難で
あると共に、変調度の直線性を確保することが難しい、
これらの搬送波除去や変調度の問題を解決しようとする
と、高精度の電子部品を多数必要とする複雑な回路構成
を採用せざるを得ず、必然的に高価となる欠点がある。
子部品の特性上、搬送波除去を完全に行うことが困難で
あると共に、変調度の直線性を確保することが難しい、
これらの搬送波除去や変調度の問題を解決しようとする
と、高精度の電子部品を多数必要とする複雑な回路構成
を採用せざるを得ず、必然的に高価となる欠点がある。
［発明の目的コ
本発明の目的は、上述の欠点を除去し、少数のデジタル
電子部品を用いて簡単に構成でき、しかも搬送波除去度
及び変調度の直線性を著しく改善することができるデジ
タル式振幅変調器を提供することにある。
電子部品を用いて簡単に構成でき、しかも搬送波除去度
及び変調度の直線性を著しく改善することができるデジ
タル式振幅変調器を提供することにある。
［発明の概要］
上述の目的を達成するだめの本発明の要旨は、アナログ
変調信号を搬送波信号の周期に等しい周期でＮビットの
デジタル信号Ｓに変換子る手段１− （６％
ニー”ｆ、ｋｈ ７ｆ ＥＬ 列へ ｎｉ 曲 パ
ー 車 Δ ｈへ 日（イＨ３−４（’ ＩＡ
ＴＴ−−ｔｔ≦＋（２Ｎ −１）の演算を交互に行う手
段と、これらのデジタル信号Ｓ＋０及び≦＋（２Ｎ−１
）をアナログ信号に変換する手段とを備えたことを特徴
とするデジタル式振幅変調器である。
変調信号を搬送波信号の周期に等しい周期でＮビットの
デジタル信号Ｓに変換子る手段１− （６％
ニー”ｆ、ｋｈ ７ｆ ＥＬ 列へ ｎｉ 曲 パ
ー 車 Δ ｈへ 日（イＨ３−４（’ ＩＡ
ＴＴ−−ｔｔ≦＋（２Ｎ −１）の演算を交互に行う手
段と、これらのデジタル信号Ｓ＋０及び≦＋（２Ｎ−１
）をアナログ信号に変換する手段とを備えたことを特徴
とするデジタル式振幅変調器である。
［発明の実施例］
本発明を図示の実施例に基づいて詳細に説明する。
本発明のデジタル式振幅変調器は、アナログ入力信号を
デジタル信号に変換した後に、デジタル演算によって振
幅変調を行い、得られたデジタル信号を再びアナログ信
号に変換して振幅変調された出力信号を得るように構成
されており、第１図にその基本的構成を示している。
デジタル信号に変換した後に、デジタル演算によって振
幅変調を行い、得られたデジタル信号を再びアナログ信
号に変換して振幅変調された出力信号を得るように構成
されており、第１図にその基本的構成を示している。
即ち、変調すべきアナログ入力信号が入力される第１の
入力端子１はＡ／Ｄ変換器２に接続され、Ａ／Ｄ変換器
２の出力はデジタル演算器３、Ｄ／Ａ変換器４に順次に
°接続され、出力端子５から出力される。一方、搬送波
信号が入力される第２の入力端子６は、タイミングパル
ス発生器７に接続され、タイミングパルス発生器７の出
力はＡ／Ｄ変換器２及びデジタル演算器３に接続されて
いる。
入力端子１はＡ／Ｄ変換器２に接続され、Ａ／Ｄ変換器
２の出力はデジタル演算器３、Ｄ／Ａ変換器４に順次に
°接続され、出力端子５から出力される。一方、搬送波
信号が入力される第２の入力端子６は、タイミングパル
ス発生器７に接続され、タイミングパルス発生器７の出
力はＡ／Ｄ変換器２及びデジタル演算器３に接続されて
いる。
ここで、振幅変調すべきアナログ入力信号つまり変調信
号は第１の入力端子１に供給され、アナログ搬送波信号
が第２の入力端子６に供給されると、搬送波信号は更に
タイミングパルス発生器７に供給される。このタイミン
グパルス発生器７は搬送波信号の周波数に等しい周波数
のサンプリングパルスＰｓと、搬送波信号の周波数の２
倍の周波数の演算指令パルスＰＯとを発生するように構
成されている。入力端子１に与えられるアナログ入力信
号はＡ／Ｄ変換器２に供給され、ここで搬送波信号と同
じ周期のサンプリングパルスＰｓによりデジタル信号Ｓ
に変換される。このデジタル信号Ｓは更にデジタル演算
器３に供給され、このデジタル演算器３において、搬送
波信号の周期の１／２の周期を有する演算指令パルスＰ
ａと同期してデジタル信号Ｓ及びその反転信号≦を造る
と共に、Ｓ＋Ｏ及び冨＋（２Ｎ −１）の信号を造り、
これらを交互に出力する。なお、ここでＮは０を除く正
の整数である。この演算により、デジタル演算器３から
得られるデジタル信号Ｓ及び≦＋（２Ｎ −１）は、デ
ジタル的に振幅変調されたものとなる。このデジタル信
号をＤ／Ａ変換器４に供給してアナログ信号に変換する
ことによって。
号は第１の入力端子１に供給され、アナログ搬送波信号
が第２の入力端子６に供給されると、搬送波信号は更に
タイミングパルス発生器７に供給される。このタイミン
グパルス発生器７は搬送波信号の周波数に等しい周波数
のサンプリングパルスＰｓと、搬送波信号の周波数の２
倍の周波数の演算指令パルスＰＯとを発生するように構
成されている。入力端子１に与えられるアナログ入力信
号はＡ／Ｄ変換器２に供給され、ここで搬送波信号と同
じ周期のサンプリングパルスＰｓによりデジタル信号Ｓ
に変換される。このデジタル信号Ｓは更にデジタル演算
器３に供給され、このデジタル演算器３において、搬送
波信号の周期の１／２の周期を有する演算指令パルスＰ
ａと同期してデジタル信号Ｓ及びその反転信号≦を造る
と共に、Ｓ＋Ｏ及び冨＋（２Ｎ −１）の信号を造り、
これらを交互に出力する。なお、ここでＮは０を除く正
の整数である。この演算により、デジタル演算器３から
得られるデジタル信号Ｓ及び≦＋（２Ｎ −１）は、デ
ジタル的に振幅変調されたものとなる。このデジタル信
号をＤ／Ａ変換器４に供給してアナログ信号に変換する
ことによって。
振幅変調されたアナログ信号が出力端子５から得られる
。
。
本発明においては、入力変調信号をＮビットで量子化し
ているが、変調度１００％とするためには、２Ｎ−１を
ピーク値とし、（２Ｎ−１）／２を中心値として対称的
にデジタル値が現われるようにすればよい。即ち、第２
図に示すようにＮビットでサンプリングしたデジタル値
をＳとしたとき、Ｓ−（２Ｎ−１）／２だけ（２Ｎ−１
）／２よりも下がったレベルを演算すればよい。
ているが、変調度１００％とするためには、２Ｎ−１を
ピーク値とし、（２Ｎ−１）／２を中心値として対称的
にデジタル値が現われるようにすればよい。即ち、第２
図に示すようにＮビットでサンプリングしたデジタル値
をＳとしたとき、Ｓ−（２Ｎ−１）／２だけ（２Ｎ−１
）／２よりも下がったレベルを演算すればよい。
即チ、（２Ｎ−１）／２− （Ｓ−（２Ｎ−１）／２）
＝２Ｎ−ｔ−Ｓ＝ｇ＋ （２Ｎ−１）（７）演算を行
い、Ｓ及び＝＋ （２Ｎ−１）の信号を交互に出力すれ
ばよいことになる。
＝２Ｎ−ｔ−Ｓ＝ｇ＋ （２Ｎ−１）（７）演算を行
い、Ｓ及び＝＋ （２Ｎ−１）の信号を交互に出力すれ
ばよいことになる。
ト訛１．た上うＬご十塁叩で１斗 ギ、・；々６椙を竹
１氾りにおいて搬送波信号の周期の１７２の周期でＳ及
びＨ＋（２Ｎ−１）をｒＡ算して出力しており、第３図
はその動作を示すグラフ図である。この第３図では横軸
に搬送波信号の周期Ｔｃをとり、縦軸にデジタル値を０
〜ＦＥのへキサ値として示している。各周期Ｔｃ内にお
いて、Ｓ＋Ｏをアンダーラインを付して示し、ｉ：＋（
２Ｎ−１）を（）で示す。
１氾りにおいて搬送波信号の周期の１７２の周期でＳ及
びＨ＋（２Ｎ−１）をｒＡ算して出力しており、第３図
はその動作を示すグラフ図である。この第３図では横軸
に搬送波信号の周期Ｔｃをとり、縦軸にデジタル値を０
〜ＦＥのへキサ値として示している。各周期Ｔｃ内にお
いて、Ｓ＋Ｏをアンダーラインを付して示し、ｉ：＋（
２Ｎ−１）を（）で示す。
この第３図から明らかなように、このデジタル信号は搬
送波信号を搬送波とする振幅変調波となっていることが
判る。この例では、１００％変調するレベルは（２Ｎ−
１）／２から７Ｆとなる。また、周期Ｔｃが１〜１２の
間ではデジタル信号Ｓの平均値がほぼ７Ｆであり、周期
ＴｃがＯ〜６と７〜１２の間で搬送波の位相が反転して
おり、搬送波除去変調波になっていることが判る。また
、周期Ｔｃが１２〜２０の間ではデジタル値の先頭値が
７Ｆを越えていないので搬送波の位相変化はなく、一般
的な振幅変調波となっている。従って、このようにして
デジタル演算器３の出力デジタル信号をＤ／Ａ変換器４
でアナログ信号に変換することにより、搬送波除去度及
び変調度が著しく改善された振幅変調波が出力端子７か
ら得られることになる。
送波信号を搬送波とする振幅変調波となっていることが
判る。この例では、１００％変調するレベルは（２Ｎ−
１）／２から７Ｆとなる。また、周期Ｔｃが１〜１２の
間ではデジタル信号Ｓの平均値がほぼ７Ｆであり、周期
ＴｃがＯ〜６と７〜１２の間で搬送波の位相が反転して
おり、搬送波除去変調波になっていることが判る。また
、周期Ｔｃが１２〜２０の間ではデジタル値の先頭値が
７Ｆを越えていないので搬送波の位相変化はなく、一般
的な振幅変調波となっている。従って、このようにして
デジタル演算器３の出力デジタル信号をＤ／Ａ変換器４
でアナログ信号に変換することにより、搬送波除去度及
び変調度が著しく改善された振幅変調波が出力端子７か
ら得られることになる。
第４図は本発明に係るデジタル式振幅変調器の更に詳細
な構成を示すブロック回路図である。第１の入力端子１
には振幅変調すべき入力信号が供給され、第２の入力端
子６には搬送波信号が供給される。この搬送波信号は更
にコンパレータ１０に供給され、ここで２値信号化して
搬送波信号の周期に等しい周期を有するサンプリングパ
ルスが造られる。一方、入力端子１に供給される入力信
号はＡ／Ｄ変換器１１に供給され、サンプリングパルス
と同期して量子化される。量子化のビット数は例えば８
ビツトとされ、各ビット信号はそれぞれエクシクルウジ
ブルオ７回路１２ａ〜１２ｈの一方の入力端子に供給さ
れる。これらのエクシクルウジブルオア回路１２の他方
の入力端子にはコンパレータ１２の出力信号が供給され
、搬送波信号の周期の１／２の周期で入力デジタル値Ｓ
と、その反転イ１６≦とが造られる。エクシケル市ンブ
ルオア回路１２ａ〜１２ｈの出力信号は、力６スケード
接続した仝加ｒｔ器１３ａ〜１３ｈの一方の入力端子Ａ
に供給される。また、全加算器１３ａ〜１３ｈの他方の
入力端子Ｂにはコンパし一一タ１０の出力信号が共通に
供給されている。こわらの全加算器１３ａ〜１３ｈの桁
上げ信号入力端子を０１で示し、桁上げ信号出力端Ｙ−
をＣＯで示す。これによって全加算器１３ａ〜１３ｈは
、搬送波信号の周期の１７２の周期でＳ＋０及び≦＋（
２” −１）の加算が行われ出力端子５に出力される。
な構成を示すブロック回路図である。第１の入力端子１
には振幅変調すべき入力信号が供給され、第２の入力端
子６には搬送波信号が供給される。この搬送波信号は更
にコンパレータ１０に供給され、ここで２値信号化して
搬送波信号の周期に等しい周期を有するサンプリングパ
ルスが造られる。一方、入力端子１に供給される入力信
号はＡ／Ｄ変換器１１に供給され、サンプリングパルス
と同期して量子化される。量子化のビット数は例えば８
ビツトとされ、各ビット信号はそれぞれエクシクルウジ
ブルオ７回路１２ａ〜１２ｈの一方の入力端子に供給さ
れる。これらのエクシクルウジブルオア回路１２の他方
の入力端子にはコンパレータ１２の出力信号が供給され
、搬送波信号の周期の１／２の周期で入力デジタル値Ｓ
と、その反転イ１６≦とが造られる。エクシケル市ンブ
ルオア回路１２ａ〜１２ｈの出力信号は、力６スケード
接続した仝加ｒｔ器１３ａ〜１３ｈの一方の入力端子Ａ
に供給される。また、全加算器１３ａ〜１３ｈの他方の
入力端子Ｂにはコンパし一一タ１０の出力信号が共通に
供給されている。こわらの全加算器１３ａ〜１３ｈの桁
上げ信号入力端子を０１で示し、桁上げ信号出力端Ｙ−
をＣＯで示す。これによって全加算器１３ａ〜１３ｈは
、搬送波信号の周期の１７２の周期でＳ＋０及び≦＋（
２” −１）の加算が行われ出力端子５に出力される。
こらの全加算器１３ａ〜１３ｈの出力端子に現われるデ
ジタル信号は、第３図に示したように変調度１００％で
搬送波が完全に除去されたデジタル振幅変調信号とされ
る。この信号をＤ／Ａ変換器１４に供給してアナログ信
号に変換した後に、更にローパスフィルタ１５を通して
、Ｄ／Ａ変換器１４から出力されるアナログ振幅変調波
信号中に含まれる不要な周波数成分が除去される。この
ようにして得られたアナログ振幅変調波信号が出力端子
５から供給される。
ジタル信号は、第３図に示したように変調度１００％で
搬送波が完全に除去されたデジタル振幅変調信号とされ
る。この信号をＤ／Ａ変換器１４に供給してアナログ信
号に変換した後に、更にローパスフィルタ１５を通して
、Ｄ／Ａ変換器１４から出力されるアナログ振幅変調波
信号中に含まれる不要な周波数成分が除去される。この
ようにして得られたアナログ振幅変調波信号が出力端子
５から供給される。
本発明は上述した実施例にのみ限定されるものではなく
、幾多の変形が可能である０例えば、」二連した実施例
では入力変調信号をＡ／Ｄ変換器１１において８ビツト
で量子化したが、他のビット数とすることもできる。ま
た、Ｓ及び≦＋（２Ｎ−１）を演算する回路は上述した
ものに限定されず１種々の回路構成を採ることができる
。
、幾多の変形が可能である０例えば、」二連した実施例
では入力変調信号をＡ／Ｄ変換器１１において８ビツト
で量子化したが、他のビット数とすることもできる。ま
た、Ｓ及び≦＋（２Ｎ−１）を演算する回路は上述した
ものに限定されず１種々の回路構成を採ることができる
。
［発明の効果］
上述した本発明のデジタル式振幅変調器は、変調信号を
搬送波信号の周期でサンプリングしてＮビ・ントのデジ
タル信号Ｓとし、更に搬送波信号の周期の半分の周期で
、Ｓ＋０とｇ＋（２〜−１）を演算し、これらをアナロ
グ信号に変換することにより振幅変調信号を得るように
しているため、簡単な構成によって搬送波除去度及び変
調度の直線性が著しく改善される。
搬送波信号の周期でサンプリングしてＮビ・ントのデジ
タル信号Ｓとし、更に搬送波信号の周期の半分の周期で
、Ｓ＋０とｇ＋（２〜−１）を演算し、これらをアナロ
グ信号に変換することにより振幅変調信号を得るように
しているため、簡単な構成によって搬送波除去度及び変
調度の直線性が著しく改善される。
雄側を示し、第１図はその基本的構成のブロック回路図
、第２図及び第３図は動作説明図、第４図は具体的構成
の回路図である。 符号１．６は入力端子、２．１１はＡ／Ｄ変換器、３は
デジタル演算器、４．１４はＤ／Ａ変換器、５は出力端
子、７はタイミングパルス発生器、１２ａ〜１２ｈはエ
クシクルウジブルオア回路、１３ａ〜１３ｈは全加算器
、１５はローパスフィルタである。 特許出願人 株式会社シバソク 第１図 第２図 鴫−一の
、第２図及び第３図は動作説明図、第４図は具体的構成
の回路図である。 符号１．６は入力端子、２．１１はＡ／Ｄ変換器、３は
デジタル演算器、４．１４はＤ／Ａ変換器、５は出力端
子、７はタイミングパルス発生器、１２ａ〜１２ｈはエ
クシクルウジブルオア回路、１３ａ〜１３ｈは全加算器
、１５はローパスフィルタである。 特許出願人 株式会社シバソク 第１図 第２図 鴫−一の
Claims (1)
- １、アナログ変調信号を搬送波信号の周期に等しい周期
でＮビットのデジタル信号Ｓに変換する手段と、搬送波
信号の周期の半分の周期でＳ＋０及び＠Ｓ＠＋（２＾Ｎ
−１）の演算を交互に行う手段と、これらのデジタル信
号Ｓ＋０及び＠Ｓ＠＋（２＾Ｎ−１）をアナログ信号に
変換する手段とを備えたことを特徴とするデジタル式振
幅変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26796785A JPS62128203A (ja) | 1985-11-28 | 1985-11-28 | デジタル式振幅変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26796785A JPS62128203A (ja) | 1985-11-28 | 1985-11-28 | デジタル式振幅変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128203A true JPS62128203A (ja) | 1987-06-10 |
Family
ID=17452076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26796785A Pending JPS62128203A (ja) | 1985-11-28 | 1985-11-28 | デジタル式振幅変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128203A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02194708A (ja) * | 1989-01-23 | 1990-08-01 | Victor Co Of Japan Ltd | 振幅復調回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571924A (en) * | 1980-06-05 | 1982-01-07 | Mitsubishi Electric Corp | Weighing apparatus with zero resetting apparatus |
-
1985
- 1985-11-28 JP JP26796785A patent/JPS62128203A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571924A (en) * | 1980-06-05 | 1982-01-07 | Mitsubishi Electric Corp | Weighing apparatus with zero resetting apparatus |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02194708A (ja) * | 1989-01-23 | 1990-08-01 | Victor Co Of Japan Ltd | 振幅復調回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419484B2 (ja) | 変調器、送信器 | |
| US5708433A (en) | Digital converter | |
| KR100221692B1 (ko) | 변조된 캐리어 신호를 발생하는 전자 장치를 구비한 전송기 | |
| JPH02214224A (ja) | ディジタル・アナログ変換器 | |
| HK1000723B (en) | Digital to analog converter with oversampling | |
| JPH10304001A (ja) | 変調器及び変調方法 | |
| EP1449304B1 (en) | Sigma-delta modulation | |
| US6285306B1 (en) | Circuits and methods for functional processing of delta modulated pulse density stream | |
| JPH0783267B2 (ja) | ２進信号をこれに比例する直流信号に変換する装置 | |
| JPS62225028A (ja) | コンバ−タ回路 | |
| US4622649A (en) | Convolution processor | |
| JP2578405B2 (ja) | デ−タ伝送システム | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| Kołodziejski et al. | Linearized 9-Bit Hybrid LBDD PWM Modulator for Digital Class-BD Amplifier | |
| Kuta et al. | Hybrid Linearized Class-BD Double Sided (LBDD) Digital Pulse Width Modulator (DPWM) for Class-BD Audio Amplifiers | |
| SU1702328A1 (ru) | Имитатор радиосигналов | |
| JPH0730428A (ja) | デジタルδςモジュレータ | |
| JP3148517B2 (ja) | Ｄ／ａ変換装置 | |
| US5499058A (en) | Digital color encoder using triangular wave modulation | |
| JP4315783B2 (ja) | シングルビットδς変調演算回路 | |
| JPH0744459B2 (ja) | Ｐｗｍ回路 | |
| JPH11317668A (ja) | 振幅変換装置及びデータ加算装置 | |
| US6144329A (en) | Apparatus and method for processing analog signals using residue-based digital operations | |
| JPH0851315A (ja) | デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法 | |
| JPH04150111A (ja) | Ｄ／ａ変換方法 |