JPS62128549A - Ｉｃパツケ−ジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＩＣパッケージに関し、特に笛号引き出し線が
マイクロ−ストリップラインからなるＩＣパッケージに
関する。

〔従来の技術〕

従来、信号引き出し線がマイクロ・ストリップ・ライン
からなるフラット・パッケージの断面図は第２図のよう
であった。誘電体からなるパッケージ本体１中に、第１
層の導体２．第２層の４体３、第３層の導体４を有し、
第２層の導体を接地平板とし、第１層の導体、第２層の
導体とがそれぞｎマイクロ・ストリップ・ラインとなっ
ていた。

次にこのフラット・パッケージの構造図を第３図に示す
。誘電体からなるパッケージ本体５中に、第１層の導体
６．第２層の４体７、第３層の畳体８とを有し、第２層
の導体を接地平板として、第１層の導体とは、マイクロ
・ストリップ・ラインとなっていた。パッケージ内側の
ステッチ９とチップ１０上のパッド１１とはワイヤ１２
にエクボンティ／グさｎていた。パッケージ外筒１には
り一ド１３を有する。パッケージ全上方より見て向い合
う２組の辺のうちの１組の辺１４に至るマイクロ・スト
リップ・ラインは、第１層の導体６−１と、接地平板で
ある　第２層の導体とで構成さｎ１ｍｖｈ’：ｎマイク
ロ−ストリップラインとの間にａ。

リード１３−１により僧地平板に汲れし７’（第１層の
導体６〜２を有し、瞬接するマイクロ・ストリツブ・ラ
イン相互の影４１を小さくしていた。残りの１組の辺１
５に至るマイクロ・ストリップ・ラインは、第１層の畳
体６−３、第３層の導体８と。

接地平板である第２層の４体からなっており、第１　Ｊ
ｍの得体と第３層の導体とは、パッケージ内側のステッ
チの近傍で、スルーホール１６にエフ接続さｎていた。

プリント板実装時、パッケージ外側で第３層配線に接続
したリード１３−２には、抵抗１７金外付し、マイクロ
・ストリップラインライン全終端していた。第一層の畳
体のマイクロ・ス）　ＩＪツブ・ライン６−３はパッケ
ージ内側では、ステッチ９−１に接続し、パッケージ外
側では、リード１３−３に接続してい友。

〔発明が解決しＬうとする問題点〕

上述した従来の信号引き出し−がマイクロ・ストリップ
・ライ／からなるフラットφパッケージでは、接地平板
が、１組の向いあう辺のリードのうち半分しか接地さｎ
ていないため、マイクロ・ストリップ・ラインの信号の
変化の際に、接地平板上の各々の点での電位が接地レベ
ルに安定せず、ゆらぎが生じる。このため、各々のマイ
クロ・ストリップ・ラインの生♀性インピーダンスは１
、省には所要の値とならず、実装したプリント板上のス
トリップ・ラインの特性インピーダンスとの間で不整曾
全引き越し、信号の反射が生じるという欠点がある〇 〔問題点′ｆｔ解決するための手段〕 本発明のＩＣパッケージの毎号引き出し線がマイクロ・
ストリップ・ラインからなるフラット・パッケージは、
マイクロ・ストリップ−ラインの構成に寄与する接地平
面に接続するビンをパッケージ底面に１本以上有してい
る。

〔実施例〕

次に、本発明について図面を参照して説明する。

第４図は本発明の一実施例の断面図である。誘電体から
なるパッケージ本体１８中に、第１層の畳体１９．第２
層の畳体２０お工び第３層の導体２１を有し、第２層の
導体を接地平板とし、第１層の環体、第３層の導体とが
そｎぞｎマイクロ・ストリップ・ラインとなっている。

接地平板には。

パッケージ底面に至るビン状の導体２２が接続さｎてい
る。次に本フラットバレケージの構造図を第１図に示す
。誘′は体からなるパッケージ本体２３中に、第１層の
導体２４、第２層の導体２５、第３層の導体２６とを有
し、第２層の畳体を接地平板として、第１＋−導体と第
３層尋体とは、マイクロ−ストリップ−ラインとなりて
いる。パッケージ内側のステッチ２７とチーＩプ２８上
のノくヴド２９とはワイヤ３０にニジボンティシブされ
ている０パツケージ外側にはリード３１ケ有する０パツ
ケージを上方エリ見て囲い合う２組の辺のうち１組の辺
３２に至るマイクロ・ストリップラインは、第１層の導
体２４−１と接地平板である第２層の導体とにより構成
さｎ％隣りあうマイクロ−ストリップ・ライ／との間に
は、リード３１−１により接地平板に接続した第１層の
導体２４−２を有し％隣接するマイクロ−ストリップ・
ライン相互の影響を小姑くしている。残りの１組の辺３
３に至るマイクロストリップラインハ、第１層の畳体２
４−３．第３層の畳体２５と、接地平板でめる第２層の
導体からなっており、第１層の導体と第３層の導体とは
パッケージ内側１のステッチの近傍でスルーホール３４
にＬり接続さｎているｏまたパッケージ底面には、接地
平板に接続するビン３５を有している。プリント基板実
装時に、パッケージ外側で第３層配線に接ｒｆｃはり−
ド３１−２は、抵抗３６を外付けし、マイクロ・ストリ
ップ・ラインを終端し、パッケージ底面のビンは惜地す
る〇第一層の畳体のマイクロ・ストリップ・ライン２４
−３はパッケージ内側１では、ステッチ２７−１に。

パッケージ外側でＨＩＪ−ド３１−３に接続する第５図
に一実姐例を辺３３側から見た凶、第６図に一実施例の
底面図を示す。パッケージ側面にＩＪ−ド３７が睨わｎ
、パッケージ裏面には、ビン３８があられｎている。

〔発明の効果〕

以上ｎ兄明した工うに本発明は、毎号引き出し線がマイ
クロ・ストリップ・ラインからなるフラット・パッケー
ジにおいて、マイクロ・ストリップ・ラインの構成に寄
与する接地平板に接続するビンｋ　パッケージ底面に１
本以上配置することにニジ、信号引き出し線の電位の変
化にかかわらず％接地平板の電位を工、！７安定に接地
レベルに保つことがテキ、マイクロ・ストリップ線路の
特性インピーダンスを所要の唾とすることができる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例のＩＣパッケージの構造図、
第２図は従来のＩＣパッケージの断面図、第３図は従来
のＩＣパッケージの構造図、第４図ば第１図の辺３３に
そう断面図、第５図μ第１図の辺３３惧１１から見た図
、第６図は第１図の底面の凶である。 １・・・・・・パブケージ本体％　２・・・・・・第１
層の導体、３・・・・・・第２層の導体、４・・・・・
・第３層の導体、５・・・・・・パッケージ本体、６・
・・・・・第１層の導体、７・−・・・・第２層の導体
、８・・・・・・第３１−の導体、９・・・・・・ステ
ッチ、１０・・・・・・チップ、１１・・・・・・パッ
ド、１２・・・・・・ワイヤ％　１３・・・・・・リー
ド、１４・・・・・・パッケージの１辺、１５・・・・
・・パッケージの１辺、１６・・・・・・スルーホール
、１７・・・・・・終端抵抗、１８・・・・・・ノくツ
ケージ本体、１９・・・・・・第１１ｔ４の得体、２０
・・・・−・第２層の導体、２１・・・・・・第３１−
の導体、２２・・・・・・ビン、２３・・・・・・パッ
ケージ本体、２４・・・・・・第１層の導体、２５・・
・・・・第２鳩の導体、２６・・・・・・第３層の畳体
。 ２７・・・・・・ステラｆ、２８・・・・・・テップ、
２９・・・−・ノくラド、３０・・・・・・ワイヤ、３
１・・・・・・リード、３２・・・・・・パッケージの
１辺、３３・・・・・・パッケージの１辺。 ３４・・・・・・スルーホール、３５・・・・・・ビン
、３６°・・・・・終端抵抗、３７・・・・・・リード
、３８・・・・・・ビ／。 ａ　、”−”二 代理人　弁理士　　内　　原　　　　日（、・第４図

Claims (1)

【特許請求の範囲】
1. 信号引き出し線がマイクロ・ストリップラインからなる
   フラット・パッケージにおいて、マイクロ・ストリップ
   ラインの構成に寄与する接地平板に接続するピンをパッ
   ケージ底面に１本以上有することを特徴とするＩＣパッ
   ケージ。