JPS621325A - アナログ・デジタル変換装置 - Google Patents
アナログ・デジタル変換装置Info
- Publication number
- JPS621325A JPS621325A JP13893085A JP13893085A JPS621325A JP S621325 A JPS621325 A JP S621325A JP 13893085 A JP13893085 A JP 13893085A JP 13893085 A JP13893085 A JP 13893085A JP S621325 A JPS621325 A JP S621325A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- output
- difference
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
アナログ信号をデジタル信号に変換する装置に関する。
アナログ信号をデジタル信号に変換する量子化は幾つか
の段階的な基準値を設け、これと入力信号を比較器で段
階的に認知し、結果を順次量子化信号として出力するも
のである。ところが、この過程ではさまざまな影響を受
は正しく変換されず、出力信号は変質あるいは劣化を伴
う場合がしばしばある。例えば、使用素子のバラツキ等
量子化精４亥の不完全性による劣化、ｌＲ度湿度の影響
による劣化、自己雑音による変質、外来雑音による装置
の誤動作及び劣化等がある。このようにＡ／Ｄ変換器は
、各種の不完全性を持ち、外部の諸影響も受は易く、取
扱う信号の広帯域化、標本化の高周肢化が進むにつれ、
高精度分解能が求められ、上記の劣化、変質が問題にな
っている。これらを防ぐ為、精密加工技術による素子の
バラツキの少ないＬＳＩ化、ＬＳＢ、ＭＳＢを並列に行
なう事による量子化精度の改善等が行なわれているが十
分ではない。又分解、能を上げるには量子化のステップ
数を増やせば解決されるが、量子化情報の通信量が増え
、変換器全体のリニアリティーや、変換器内の誤動作等
の問題は解決されない。今後も増々量子化ビット数を減
らし精度よい量子化を行なうことが要望されてくる。
の段階的な基準値を設け、これと入力信号を比較器で段
階的に認知し、結果を順次量子化信号として出力するも
のである。ところが、この過程ではさまざまな影響を受
は正しく変換されず、出力信号は変質あるいは劣化を伴
う場合がしばしばある。例えば、使用素子のバラツキ等
量子化精４亥の不完全性による劣化、ｌＲ度湿度の影響
による劣化、自己雑音による変質、外来雑音による装置
の誤動作及び劣化等がある。このようにＡ／Ｄ変換器は
、各種の不完全性を持ち、外部の諸影響も受は易く、取
扱う信号の広帯域化、標本化の高周肢化が進むにつれ、
高精度分解能が求められ、上記の劣化、変質が問題にな
っている。これらを防ぐ為、精密加工技術による素子の
バラツキの少ないＬＳＩ化、ＬＳＢ、ＭＳＢを並列に行
なう事による量子化精度の改善等が行なわれているが十
分ではない。又分解、能を上げるには量子化のステップ
数を増やせば解決されるが、量子化情報の通信量が増え
、変換器全体のリニアリティーや、変換器内の誤動作等
の問題は解決されない。今後も増々量子化ビット数を減
らし精度よい量子化を行なうことが要望されてくる。
［発明の目的］
本発明は、上記のような劣化変質を２次的に検出し、変
換された量子化情報を補正することにより精度よいＡ／
Ｄ変換装置を提供することを目的とするものである。
換された量子化情報を補正することにより精度よいＡ／
Ｄ変換装置を提供することを目的とするものである。
［発明の概要］
本発明は、第１のＡ／Ｄ変換器の出力（劣化、変質を含
む信号）をＤ／Ａ変換器でアナログ信号に戻し、差動増
幅器によって第１のＡ／Ｄ変換器の人力信号と比較し、
その差異を増幅率β倍にして出力し、これを第２のＡ／
Ｄ変換器で量子化し、この信号で前記第１のＡ／Ｄ変換
器の出力を補正するようにしたものである。
む信号）をＤ／Ａ変換器でアナログ信号に戻し、差動増
幅器によって第１のＡ／Ｄ変換器の人力信号と比較し、
その差異を増幅率β倍にして出力し、これを第２のＡ／
Ｄ変換器で量子化し、この信号で前記第１のＡ／Ｄ変換
器の出力を補正するようにしたものである。
〔発明の効果〕
本発明によると、本線２子化信号（第１のＡ／Ｄ変換器
出力）にどれだけ劣化、変質が含まれているかβ倍のス
テップで判別することが出来、これのしきい値を適当に
選ぶことにより本線量子化信号の約２倍の分解能で誤差
判別出来ることになる。また、しきい値もデジタル領域
で自由に精度よく選ぶことが出来、結果的に本線量子化
信号を約１／２ＬＳＢで精度良く補正することができる
。
出力）にどれだけ劣化、変質が含まれているかβ倍のス
テップで判別することが出来、これのしきい値を適当に
選ぶことにより本線量子化信号の約２倍の分解能で誤差
判別出来ることになる。また、しきい値もデジタル領域
で自由に精度よく選ぶことが出来、結果的に本線量子化
信号を約１／２ＬＳＢで精度良く補正することができる
。
〔発明の実施例］
以下、本発明を図面を参照して詳細に説明する。
第１図は本発明のＡ／Ｄ変換装置の基本構成を示すもの
である。入力信号１は第１のＡ／Ｄ変換器２でデジタル
信号３に変換される。この信号３は劣化、変質を含むも
のであり、次にＤ／Ａ変換器１０に供給されてアナログ
信号に戻される。モして差動増幅器４によって本線入力
信号１と比較され、その差異が増幅率β倍にして出力さ
れる。
である。入力信号１は第１のＡ／Ｄ変換器２でデジタル
信号３に変換される。この信号３は劣化、変質を含むも
のであり、次にＤ／Ａ変換器１０に供給されてアナログ
信号に戻される。モして差動増幅器４によって本線入力
信号１と比較され、その差異が増幅率β倍にして出力さ
れる。
この信号はアナログ信号で本線Ａ／Ｄ変換器出力と比較
すると、β倍の精度を持つことを意味する。
すると、β倍の精度を持つことを意味する。
この差分信号は、第２のＡ／Ｄ変換器５にて量子化され
差分信号６となって補正量算出器７に送られる。この補
正量算出器７で作られた修正信号８は、論理演算器９に
供給され、他方デジタルディレー１１を介して供給され
た本線量子化信号３をデジタル領域で正確に補正する。
差分信号６となって補正量算出器７に送られる。この補
正量算出器７で作られた修正信号８は、論理演算器９に
供給され、他方デジタルディレー１１を介して供給され
た本線量子化信号３をデジタル領域で正確に補正する。
補正量算出器７では、本線量子化信号３にどれだけ劣化
変質が含まれているか、差分量子化信号６より、第２図
■の如くβ倍のステップで判別することが出来、これの
しきい値、第２図■を適当に選ぶことにより、本線量子
化信号３の約２倍の分解能で誤差判別することが出来る
ことになる。
変質が含まれているか、差分量子化信号６より、第２図
■の如くβ倍のステップで判別することが出来、これの
しきい値、第２図■を適当に選ぶことにより、本線量子
化信号３の約２倍の分解能で誤差判別することが出来る
ことになる。
しきい値もデジタル領域で自由に精度よく選ぶことが出
来結果的に本線量子化信号３を約１／２ＬＳＢの精度で
補正することが出来る。
来結果的に本線量子化信号３を約１／２ＬＳＢの精度で
補正することが出来る。
本発明の応用の一例として示す第３図では、入力信号１
は、ＯＶ〜＋ＩＶ、。の電気信号とし、本線に使用され
る第１のＡ／Ｄ変換器２は、０■〜＋ＩＶＤｃまでを８
ＢＩＴで２５６ステツプの精度で量子化する変換器を使
用する。この第１のＡ／Ｄ変換器２の出力本線量子化信
号３には劣化、変質が含まれている。この２子化信号３
をＤ／Ａ変換器１０と保管フィルター１２と増幅器１３
で構成されるＤ／Ａ変換部で入力信号ｌと同じレベルの
アナログ信号に変換する（第２図−３）。この出力信号
１４は、第１のＡ／Ｄ変換器２で発生した劣化変質成分
を含んだアナログ信号であり、次の差動増幅器４の一側
の人力に送られる。
は、ＯＶ〜＋ＩＶ、。の電気信号とし、本線に使用され
る第１のＡ／Ｄ変換器２は、０■〜＋ＩＶＤｃまでを８
ＢＩＴで２５６ステツプの精度で量子化する変換器を使
用する。この第１のＡ／Ｄ変換器２の出力本線量子化信
号３には劣化、変質が含まれている。この２子化信号３
をＤ／Ａ変換器１０と保管フィルター１２と増幅器１３
で構成されるＤ／Ａ変換部で入力信号ｌと同じレベルの
アナログ信号に変換する（第２図−３）。この出力信号
１４は、第１のＡ／Ｄ変換器２で発生した劣化変質成分
を含んだアナログ信号であり、次の差動増幅器４の一側
の人力に送られる。
−万人力信号１は、増幅器１５を通りアナログディレー
ライン１６を通ることにより、前記の２゜１０．１２．
１３で遅れた量だけ遅延されて差動増幅器４の子側入力
に送られる。ディレーライン１６での減衰は１５で増幅
補正され入力信号１と同一レベルとなって４に入力され
る。差動増幅器４の両人力信号の微細な時間位相差は、
可変ディレーライン１７でＤ／Ａ変換器１０に送られる
クロック信号の時間位相を調整することにより正確に合
せられる。
ライン１６を通ることにより、前記の２゜１０．１２．
１３で遅れた量だけ遅延されて差動増幅器４の子側入力
に送られる。ディレーライン１６での減衰は１５で増幅
補正され入力信号１と同一レベルとなって４に入力され
る。差動増幅器４の両人力信号の微細な時間位相差は、
可変ディレーライン１７でＤ／Ａ変換器１０に送られる
クロック信号の時間位相を調整することにより正確に合
せられる。
差動増幅器４の増幅率は、１０倍となっており、両人力
信号の差分電位差は、１０倍の電位差として出力される
。このアナログ差分信号１８には、本線量子化信号３の
１ステップ分の誤差量が１０ステップ分のアナログ口と
して現われ、３が入力信号１より大きい劣化、変質を伴
なった場合は一レベルに、小さい劣化変質を伴なった場
合は十レベルの電位となる。次の第２のＡ／Ｄ変換器５
は、第１のＡ／Ｄ変換器と同一のものを使用する。従っ
て差分信号１８の士、−両側をバランス良く検知する為
、誤差のない時のＯＶ Ｄ２レベルを第２のＡ／Ｄ変換
に５の変換レンジの中央に合せる必要があり、差分信号
１８は、前段の＋０．５ｖのオフセットを持つ増幅器１
９を通して第２のＡ／Ｄ変換器５に送られる（第２図−
■）。
信号の差分電位差は、１０倍の電位差として出力される
。このアナログ差分信号１８には、本線量子化信号３の
１ステップ分の誤差量が１０ステップ分のアナログ口と
して現われ、３が入力信号１より大きい劣化、変質を伴
なった場合は一レベルに、小さい劣化変質を伴なった場
合は十レベルの電位となる。次の第２のＡ／Ｄ変換器５
は、第１のＡ／Ｄ変換器と同一のものを使用する。従っ
て差分信号１８の士、−両側をバランス良く検知する為
、誤差のない時のＯＶ Ｄ２レベルを第２のＡ／Ｄ変換
に５の変換レンジの中央に合せる必要があり、差分信号
１８は、前段の＋０．５ｖのオフセットを持つ増幅器１
９を通して第２のＡ／Ｄ変換器５に送られる（第２図−
■）。
第２のＡ／Ｄ変換器５で変換された差分量子化信号２０
は８ＢＩＴ２５６ステツプの中央、１２８ステツプを中
心に誤差量に応じて変化する８ＢＩＴｆｆ量子化信号で
ある（第２図−■）。これは次の比較器２１に送られ、
差分の絶対量と十か−かの符号数字５ＩＧＮ ＢＩＴ
となる。スイッチ２２は、比較器２１の基準値をセット
する為のもので、システム全体のオフセットを補正する
役目も持っており、実際にはＡ／Ｄ変換レンジの中央値
上の調整範囲をもつ８ＢＩＴ ＢＩＮＡＲＹ ５Ｗ
ＩＴＣＨである。実施例では、５ステップ分のオフセッ
トをもたせ、補正量算出器７に出力する。
は８ＢＩＴ２５６ステツプの中央、１２８ステツプを中
心に誤差量に応じて変化する８ＢＩＴｆｆ量子化信号で
ある（第２図−■）。これは次の比較器２１に送られ、
差分の絶対量と十か−かの符号数字５ＩＧＮ ＢＩＴ
となる。スイッチ２２は、比較器２１の基準値をセット
する為のもので、システム全体のオフセットを補正する
役目も持っており、実際にはＡ／Ｄ変換レンジの中央値
上の調整範囲をもつ８ＢＩＴ ＢＩＮＡＲＹ ５Ｗ
ＩＴＣＨである。実施例では、５ステップ分のオフセッ
トをもたせ、補正量算出器７に出力する。
補正量算出器７では、１０ステップ分の量子化信号（し
きい値）（第２図−■）で論理除算することにより、本
線量子化信号３の１／２ＬＳＢの精度の補正量子化信号
２（第２図−７）を出力する本線量子化信号３は、デジ
タルディレーライン１１を通り前記１０，１２，１３．
４．１９，５゜２１．７の遅れ量だけ遅延されて、論理
演算器９に人力され、信号８を符号数字５ＩＧＮ Ｂ
ＩＴにより加算、減産することにより補正される。
きい値）（第２図−■）で論理除算することにより、本
線量子化信号３の１／２ＬＳＢの精度の補正量子化信号
２（第２図−７）を出力する本線量子化信号３は、デジ
タルディレーライン１１を通り前記１０，１２，１３．
４．１９，５゜２１．７の遅れ量だけ遅延されて、論理
演算器９に人力され、信号８を符号数字５ＩＧＮ Ｂ
ＩＴにより加算、減産することにより補正される。
第１図は、本発明の概略の構成を示すブロック図、第２
図は、分解能の一例を示す図、第３図は、本発明を実施
する為の装置のブロック図である。 ２・・・第１ Ａ／Ｄ変換器 ３・・・第１ Ａ／Ｄ変換器の量子化出力信号４・・・
差動増幅器 ５・・・第２ Ａ／Ｄ変換器６・・・
差分量子化信号 ７・・補正量算出器８・・・修正信号
９・・論理演算器１０・・Ｄ／Ａ変換器 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図−１＞
図は、分解能の一例を示す図、第３図は、本発明を実施
する為の装置のブロック図である。 ２・・・第１ Ａ／Ｄ変換器 ３・・・第１ Ａ／Ｄ変換器の量子化出力信号４・・・
差動増幅器 ５・・・第２ Ａ／Ｄ変換器６・・・
差分量子化信号 ７・・補正量算出器８・・・修正信号
９・・論理演算器１０・・Ｄ／Ａ変換器 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図−１＞
Claims (1)
- 第１のＡ／Ｄ変換器と、変換された量子化信号をアナロ
グ信号に戻すＤ／Ａ交換器と、入力信号とＤ／Ａ変換器
出力のアナログ信号の差異を比較増幅する差動増幅器と
、誤差動増幅器の出力から得られる差分信号を量子化す
る第２のＡ／Ｄ変換器と、該第２のＡ／Ｄ変換器の出力
から得られる差分量子化信号をデジタル演算する演算器
と、該演算器の出力信号をもって、上記第１のＡ／Ｄ変
換器の出力から得られる量子化信号を修正するように動
作するデジタル加減算器とで構成され、かつ上記第２の
Ａ／Ｄ変換器と差動増幅器と第２のＡ／Ｄ変換器で構成
される検出部が上記第１のＡ／Ｄ変換器よりも高い分解
能を有することを特徴とするアナログ・デジタル変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13893085A JPS621325A (ja) | 1985-06-27 | 1985-06-27 | アナログ・デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13893085A JPS621325A (ja) | 1985-06-27 | 1985-06-27 | アナログ・デジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621325A true JPS621325A (ja) | 1987-01-07 |
Family
ID=15233463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13893085A Pending JPS621325A (ja) | 1985-06-27 | 1985-06-27 | アナログ・デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621325A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077426A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | Ａ／ｄ変換装置 |
| JP2012074919A (ja) * | 2010-09-29 | 2012-04-12 | Handotai Rikougaku Kenkyu Center:Kk | Ａｄ変換装置 |
-
1985
- 1985-06-27 JP JP13893085A patent/JPS621325A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077426A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | Ａ／ｄ変換装置 |
| JP2012074919A (ja) * | 2010-09-29 | 2012-04-12 | Handotai Rikougaku Kenkyu Center:Kk | Ａｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583501A (en) | Digital-to-analog converter with digital linearity correction | |
| US8269657B2 (en) | Background calibration of offsets in interleaved analog to digital converters | |
| US20090135037A1 (en) | Correcting Offset Errors Associated With A Sub-ADC In Pipeline Analog To Digital Converters | |
| CN111064469B (zh) | 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法 | |
| JP2005507599A (ja) | 増分デルタ・アナログ／ディジタル変換器 | |
| US4994803A (en) | Random number dither circuit for digital-to-analog output signal linearity | |
| JPH11274927A (ja) | パイプライン接続ａ／ｄ変換器のためのデジタル自己較正方式 | |
| US20090085785A1 (en) | Digital-to-analog converter calibration for multi-bit analog-to-digital converters | |
| CA2042186A1 (en) | Autozeroing apparatus and method for a computerized tomography data acquisition system | |
| CN118659783B (zh) | 一种应用于流水线逐次逼近型adc的校准方法及电路 | |
| CN113422608A (zh) | 电容数字转换电路 | |
| US5936561A (en) | Apparatus and methods for digitally compensated multi-bit sigma-delta analog-to-digital conversion | |
| JPS621325A (ja) | アナログ・デジタル変換装置 | |
| WO2011039859A1 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
| CN117335802B (zh) | 一种基于神经网络的流水线模数转换器后台校准方法 | |
| KR100735930B1 (ko) | 아날로그-디지털 변환기 | |
| JPH1079667A (ja) | 歪み検出装置および歪み補正装置および歪み補正方法 | |
| US9306591B2 (en) | Calibration of high speed asynchronous convertor | |
| JPS58172560A (ja) | Ｄ／ａコンバ−タの直線性測定方法 | |
| JPH0734540B2 (ja) | Ａ／ｄ変換装置 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JP2005318582A (ja) | パイプラインａｄｃ較正方法およびその装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JP2734566B2 (ja) | アナログ・デジタル変換装置 | |
| JPH0555917A (ja) | Ａ／ｄコンバータ |