JPH0734540B2

JPH0734540B2 - Ａ／ｄ変換装置

Info

Publication number: JPH0734540B2
Application number: JP63178625A
Authority: JP
Inventors: 哲彦金秋; 幹夫小田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-07-18
Filing date: 1988-07-18
Publication date: 1995-04-12
Anticipated expiration: 2010-04-12
Also published as: JPH0227813A

Description

【発明の詳細な説明】産業上の利用分野本発明は特に高分解能のA/D変換装置に関する。

従来の技術近年ディジタル機器の普及に伴い、アナログ信号とディ
ジタル信号のインターフェースであるA/D変換装置の性
能が重要な大きな影響を持つようになっている。従来よ
り用いられているA/D変換装置を第６図にその例を示し
その説明を行う。第６図に示されるA/D変換装置は逐次
比較型と呼ばれ、以下のように動作する。

（１）逐次比較レジスタ102のMSB（最上位ビット）を
“1"、他を“0"にセットし、これをA/D変換器（以下DAC
と称す）103に出力する。

（２）入力とDAC103の出力を比較器100が比較し、（入
力）≧｛DAC出力｝ならば１つ下位のビットに“1"をセ
ットし、｛入力｝≦｛DAC出力｝ならば現在問題にして
いるビットを“0"にし、１つ下位のビットを“1"にセッ
トする。

（３）１〜２をMSB→LSB（最下位ビット）まで繰り返
す。

（４）逐次比較レジスタ102からデータを取り出しディ
ジタル出力とする。

発明が解決しようとする課題しかしながら上記のような構成では、分解能をあげるた
めにビット数を増加させると、変換時間が増加するた
め、動作周波数を維持するには比較器100及びDAC103と
して非常に高速動作するものが要求される。しかもLSB
に近くなるほど周辺ノイズの影響を受け易くなるという
問題点があった。

本発明は上記の問題点に鑑み、周辺ノイズの影響を受け
にくく、しかもビット増加による使用素子の高速化が必
要ないA/D変換装置を提供するものである。

課題を解決するための手段上記課題を解決するため本発明のA/D変換装置は、アナ
ログ信号をディジタル信号に変換する複数個のA/D変換
器と、アナログ入力信号を所定の比率で増幅或いは減衰
させて前記複数個のA/D変換器にそれぞれ入力するレベ
ル変換手段と、前記複数個のA/D変換器出力を入力と
し、これら入力の振幅レベルの比を検出し、該検出結果
に基づき前記入力の振幅レベルを調整した後選択的に出
力する調整手段とを備え、調整手段の出力をA/D変換出
力とするようにしたものである。

作用本発明は上記した構成により、高入力レベル時と低入力
レベル時でそれぞれ専用にA/D変換器を備え、それぞれ
のディジタル出力の状態によってディジタル的に切り替
えて用いるようにしたため、周囲のノイズの影響を受け
にくく、また、ディジタル的に切り替えを行うため切り
替えに伴うノイズの影響を受けることなく高分解能のA/
D変換装置を低分解能のA/D変換器を用いて実現すること
が出来、しかも使用する素子の動作速度は従来通りで良
いものである。さらに、切り替え部における波形の連続
性についても、それぞれのA/D変換器出力の比率を検
出、調整するようにしてあるため、使用する部品が高精
度のものでなくとも波形の不連続が発生しないものであ
る。

実施例以下図面に基づき本発明の説明を行う。

第１図は本発明の一実施例によるA/D変換装置の概略を
示すブロック図である。図中、１は増増器であり、アナ
ログ入力を増幅する。ここでは利得約24dBのものを用い
ている。2,3はほぼ特性のそろったA/D変換器（以下ADC
と称す）であり、アナログ信号をディジタル信号に変換
する。ここでは16ビット分解能のものを用いている。な
お、通常A/D変換器にはオフセットが発生するが、ここ
ではそのオフセットレベルはゼロ、或は除去されている
ものとして考える。４は20ビット出力の調整装置であ
り、A,Bより入力されるディジタル信号の信号レベルの
比率を求め、Ａ入力とＢ入力のレベルをそろえた上で、
ADC2がオーバーフローしている時はADC3からの入力を出
力し、その他の時にはADC2からの入力を出力する。

次に第１図の動作を説明する。アナログ入力が与えられ
ると、ADC3には与えられたアナログ入力がそのまま入力
され、ADC2には増幅器１により24dB増幅されたアナログ
入力が与えられる。ここで、ADC2,3の出力値について考
えると、増幅器１によりアナログ入力が約24dB増幅され
ており、ADC2,3の特性がほぼそろっているのでADC2から
はADC3に比べて約16倍の値が出力されていることにな
る。しかし、逆に高振幅のアナログ入力が与えられると
ADC2はオーバーフローし、ADC3のみが正常に動作する。
調整装置４がADC2がオーバーフローしていない時のADC
2,3による比率を正確に求め、ADC2がオーバーフローし
ていない時はADC2の値をそのまま出力し、ADC2がオーバ
ーフローしている時はADC3の出力を、求めた比率に従っ
てレベルを増幅して出力する。

仮にここで調整装置４を求めたADC2,3の出力の比率が1
5.75倍であったとすると、ADC2がオーバーフローしてい
ないときはADC2の出力16ビットを下位側16ビットにつ
め、上位側４ビットを符号ビットで埋めて出力する。AD
C2がオーバーフローした場合は、ADC3の出力16ビットに
対して15.75を乗算し、乗算結果の上位20ビットを出力
する。

通常アナログの増幅器１としては高性能のものを容易に
得ることが出来るため、このように構成することによ
り、増幅器１の利得の精度をあまり問題にすることな
く、また、ADC2,3の感度がそろっていなくとも安定して
高ビット高分解能のA/D変換装置を得ることが出来る。
またA/D変換器としても必ずしも高分解能のものを用い
る必要はなく、動作速度も従来通りのもので良い。ま
た、増幅器１の利得をどれだけにするかでA/D変換装置
の出力を何ビットにするかが決まるため、必要に応じて
増幅器１の利得を変化させることにより出力のビット数
を変化させることが出来る。また、出力の切り替え等は
すべてディジタル的な操作で行われるため、これに伴う
ノイズやクリック音の影響も無い。

第２図は本発明によるA/D変換装置の具体的な実施例で
ある。なお、第２図において第１図と同一機能を有する
ものについては同一の記号を付し詳細な説明は省略す
る。この図を説明すると、５は乗算器であり、入力X,Y
に与えられた各16ビットのデータの乗算を行い、乗算結
果の上位21ビット目を四捨五入し、上位20ビットを出力
する。６はオーバーフロー検出器であり、ADC2出力のオ
ーバーフローの検出を行う。オーバーフローを検出する
と“1"を出力する。７は比率検出器であり、オーバーフ
ロー検出器６をモニタしながらADC2がオーバーフローし
ていない時のADC2,3から出力されるデータの比較を行
い、その比率を計算し16ビットデータとして出力する。
８はセレクタであり、端子Ｃに与えられる制御信号が
“1"ならば端子Ａに与えられる信号を出力し、端子Ｃに
与えられる制御信号が“0"ならば端子Ｂに与えられる信
号を出力する。端子Ａは20ビット入力であるが、端子Ｂ
は16ビット入力であり、端子Ｂに与えられたデータを出
力する時には、そのデータの符号ビットを上位４ビット
に付け加えることにより20ビット出力としている。11は
低域通過フィルタ（以下LPFと称す）でADC2,3に入力さ
れる信号の帯域制限を行う。

次に第２図の動作を説明する。LPF11によって帯域制限
されたアナログ入力がADC3には直接、ADC2には増幅器１
によって24dB増幅されて与えられる。従ってADC2,3の出
力は約16:1の比率を有している。また、比率検出器７が
この比率を正確に算出し出力する。ここで、比率検出器
７による比率の算出方法としては、ADC2の出力の値をAD
C3の出力の値で割った商を求めても良いが、例えばADC3
の出力が“0000010000000000"の時のADC2における出力
を記憶するようにしてもよい。比率検出器７にて得られ
た値を乗算器５を用いてADC3の出力値に乗算するように
しているため、乗算器５の出力は、LPF11出力を増幅器
１と全く同一特性を有する増幅器を介してADC3に入力し
た場合と同じ値となる。この乗算器５出力とADC2出力を
セレクタ８を用いオーバーフロー検出器６出力に基づい
て切り替えるようにしているため、入力されているアナ
ログ信号の信号振幅が小さいときには増幅器１によって
信号振幅を増幅してA/D変換を行ってこれを出力し、ア
ナログ信号の信号振幅が大きいときには直接A/D変換を
行ってこれを出力し、アナログ入力の信号振幅が小さい
ときにも高分解能でA/D変換を行うことが出来る。

第３図は本発明によるA/D変換装置の他の実施例であ
る。なお、第３図において第１図，第２図と同一機能を
有するものについては同一の記号を付し詳細な説明は省
略する。この図を説明すると、９は比較器であり、オー
バーフロー検出器６をモニタしながら、ADC2がオーバー
フローしていない時の端子A,端子Ｂに入力されるデータ
の比較を行い、その大小関係に応じて、Ａ＝ＢならばC1
＝1,C2＝０となり、|A|＜|B|ならばC1＝0,C2＝０とな
り、|A|＞|B|ならばC1＝0,C2＝１となる。また、オーバ
ーフロー検出器６の出力が“1"の時はC1＝1,C2＝０とな
る。10はアップダウンカウンタ（以下U/Dカウンタと称
す）で、端子Ｉに“1"が与えられている時にはカウント
動作を停止し、端子Ｕに“1"が与えられているときには
カウントアップ、“0"の時にはカウントダウンが行われ
る。

次に第３図の動作を説明すると、LPF11によって帯域制
限されたアナログ入力がADC3には直接、ADC2には増幅器
１によって24dB増幅されて与えられる。このためADC2,3
の出力は約16:1の比率を有している。ADC3の出力は乗算
器５に与えられ、U/Dカウンタ10の出力値との乗算が行
われる。この乗算結果と、ADC2の出力が比較器９に与え
られ大小比較が行われる。比較器９において｛｜乗算結
果｜｝＜｛|ADC2出力｜｝ならば|A|＞|B|であるため、C
2＝1,C1＝０となり、U/Dカウンタ10がカウントアップ
し、U/Dカウンタ10の出力値が大きくなる。すると、乗
算器５の出力値も大きくなり、そのうちにＡ＝Ｂとな
る。また逆に、｛｜乗算結果｜｝＞｛|ADC2出力｜｝な
らば|A|＜|B|であるため、C2＝0,C1＝０となり、U/Dカ
ウンタ10がカウントダウンし、U/Dカウンタ10の出力値
が小さくなり、同様にしてそのうちにＡ＝Ｂとなる。故
に乗算器５の出力は、LPF11出力を増幅器１と全く同一
特性を有する増幅器を介してADC3に入力した場合と同じ
値となる。この乗算器５出力とADC2出力をセレクタ８を
用いオーバーフロー検出器６出力に基づいて切り替える
ようにしているため、以下第２図に示した場合と同様、
アナログ入力の信号振幅の大小に関係なく常に高分解能
でA/D変換を行うことが出来る。

なお、U/Dカウンタ10としては、例えば20ビット程度の
ものを用い、その上位16ビットを乗算器５に対して出力
するようにすれば、｛乗算結果｝“0"｛ADC2出力｝時
においてU/Dカウンタ10の出力値が変動することなく安
定した動作が得られる。また、比較器９として入力の絶
対値の比較を行うようにしているが、例えば入力される
値が正の場合のみの比較を行いその結果を出力するよう
にしてもよい。

第４図は本発明によるA/D変換装置の他の実施例であ
る。なお、第４図において第１図〜第３図と同一機能を
有するものについては同一の記号を付し詳細な説明は省
略する。この実施例においては、第２図とは逆にアナロ
グ入力を増幅して与えられている方のA/D変換器の出力
を乗算器５を用いて減衰させているものである。

この図を説明すると、LPF11によって帯域制限されたア
ナログ入力がADC3には直接、ADC2には増幅器１によって
24dBされて与えられる。故にADC2,3の出力は約16:1の比
率を有している。また、比較検出器７がこの比率を正確
に算出し出力する。ここで、比率検出器７による比率の
算出方法としては、ADC3の出力の値をADC2の出力の値で
割った商と求めても良いが、例えばADC2の出力が“0100
000000000000"の時のADC3における出力を記憶するよう
にしてもよい。比較検出器７にて得られた値を乗算器５
を用いてADC3の出力値に乗算するようにしているため、
乗算器５の出力は、LPF11出力を増幅器１と全く同一特
性を有する増幅器を介してADC3に入力した場合と同じ値
となる。この乗算器５の出力とADC2出力をセレクタ８を
用いオーバーフロー検出器６出力に基づいて切り替える
ようにしているため、以下第２図に示した場合と同様、
アナログ入力信号振幅の大小に関係なく常に高分解能で
A/D変換を行うことが出来る。

第５図は本発明による他のA/D変換装置の具体的な実施
例である。なお、第５図に於て第１図〜第４図と同一機
能を有するものについては同一の記号を付し詳細な説明
は省略する。この実施例においては、第３図とは逆にア
ナログ入力を増幅して与えられている方のA/D変換器の
出力を乗算器５を用いて減衰させているものである。

この図を説明すると、LPF11によって帯域制限されたア
ナログ入力がADC3に直接、ADC2には増幅器１によって24
dB増幅されて与えられる。故にADC2,3の出力は約16:1の
比率を有している。ADC2の出力は乗算器５に与えられ、
U/Dカウンタ10の出力値との乗算が行われる。この乗算
結果と、ADC3の出力が比較器９に与えられ大小比較が行
われる。比較器９において｛｜乗算結果｜｝＜｛|ADC3
出力｜｝ならば|A|＞|B|であるため。C2＝1,C1＝０とな
り、U/Dカウンタ10がカウントアップし、U/Dカウンタ10
の出力値が大きくなる。すると、乗算器５の出力値も大
きくなり、そのうちにＡ＝Ｂとなる。また逆に｛｜乗算
結果｜｝＞｛|ADC2出力｜｝ならば|A|＜|B|であるた
め、C2＝0,C1＝０となり、U/Dカウンタ10がカウンタダ
ウンし、U/Dカウンタ10の出力値が小さくなり、同様に
してそのうちＡ＝Ｂとなる。故に乗算器５の出力は、LP
F11出力を増幅器１と全く同一特性を有する増幅器を介
してADC3に入力した場合と同じ値となる。この乗算器５
出力とADC2出力をセレクタ８を用いオーバーフロー検出
器６出力に基づいて切り替えるようにしているため、以
下第３図に示した場合と同様、アナログ入力の信号振幅
の大小に関係なく常に高分解能でA/D変換を行うことが
出来る。

なお、以上の実施例においては、アナログ入力を増幅し
てADC2に入力するようにしているが、ADC2に対しては直
接入力し、ADC3に対して減衰器を用いて減衰させた信号
を入力するようにしても良いことは言うまでもない。ま
た、A/D変換器については上記の実施例では２個を用い
ているが３個以上のA/D変換器を用い、各々に異なった
レベルのアナログ入力を加えるようにしても良いもので
ある。

発明の効果以上のべたように本発明は、アナログ信号をディジタル
信号に変換する複数個のA/D変換器と、アナログ入力信
号を所定の比率で増幅或いは減衰させて前記複数個のA/
D変換器にそれぞれ入力するレベル変換手段と、前記複
数個のA/D変換器出力を入力とし、これら入力の振幅レ
ベルの比を検出し、該検出結果に基づき前記入力の振幅
レベルを調整した後選択的に出力する調整手段を備え、
調整手段の出力をA/D変換出力としたことにより、アナ
ログ信号レベルが小さくなっても、常に大振幅のアナロ
グ信号をA/D変換することが出来るため、周囲のノイズ
の影響を受けにくく、また、ディジタル的に切り替えを
行うため切り替えに伴うノイズの影響を受けることなく
高分解能のA/D変換装置を低分解能のA/D変換器を用いて
実現することが出来、しかも動作速度は従来通りのもの
でよく、さらに高精度の回路素子を要求されないという
優れた効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例によるA/D変換装置の概略を
示すブロック図、第２図は本発明によるA/D変換装置の
具体的な実施例を表すブロック図、第３図〜第５図は本
発明による他のA/D変換器の他の実施例を表すブロック
図、第６図は従来より用いられるA/D変換器を表すブロ
ック図である。１……増幅器、2,3……A/D変換器、４……処理装置、５
……乗算器、６……オーバーフロー検出器、７……比率
検出器、８……セレクタ、９……比較器、10……アップ
ダウンカウンタ、11……ローパスフィルタ。

Claims

【特許請求の範囲】

【請求項１】アナログ信号をディジタル信号に変換する
複数個のA/D変換器と、アナログ入力信号を所定の比率で増幅或いは減衰させて
前記複数個のA/D変換器にそれぞれ入力するレベル変換
手段と、前記複数個のA/D変換器出力を入力とし、これら入力の
振幅レベルの比を検出し、その検出結果に基づき前記入
力の振幅レベルを調整した後選択的に出力する調整手段
とを備え、前記調整手段の出力をA/D変換出力とすることを特徴と
するA/D変換装置。
【請求項２】調整手段が、複数個のA/D変換器における
第１のA/D変換器出力に対する他のA/D変換器出力の比率
を求める手段と、前記比率に基づき前記複数の入力のレ
ベルを調整する調整手段と、前記複数の入力のレベルに
基づき、前記調整手段出力及び前記第１のA/D変換器出
力よりいずれかを選択し出力する選択手段とを有するこ
とを特徴とする請求項１記載のA/D変換装置。
【請求項３】調整手段が、この調整手段の複数の入力の
内最小レベルの入力を基準入力とし、レジスタと、前記
レジスタの内容に応じて前記入力のレベルを調整する調
整手段と、前記調整手段出力と前記複数個のA/D変換器
における第１のA/D変換器出力のレベルを比較する比較
手段と、前記比較手段の出力に基づき前記レジスタの内
容を変更する変更手段と、前記複数の入力のレベルに応
じて、前記調整手段出力及び前記第１のA/D変換器出力
よりいずれかを選択し出力する選択手段とを有すること
を特徴とする請求項１記載のA/D変換装置。