JPS6213432Y2 - - Google Patents
Info
- Publication number
- JPS6213432Y2 JPS6213432Y2 JP7931881U JP7931881U JPS6213432Y2 JP S6213432 Y2 JPS6213432 Y2 JP S6213432Y2 JP 7931881 U JP7931881 U JP 7931881U JP 7931881 U JP7931881 U JP 7931881U JP S6213432 Y2 JPS6213432 Y2 JP S6213432Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- capacitor
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000004804 winding Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000009499 grossing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
本考案はトランスの飽和を防止することが可能
な直流変換装置即ちDC−DCコンバータに関する
ものである。
な直流変換装置即ちDC−DCコンバータに関する
ものである。
従来のトランジスタコンバータを第1図を参照
して説明すると、直流電源1に出力トランス2の
1次巻線3が接続され、この1次巻線3にスイツ
チング素子としてトランジスタ4が直列に接続さ
れ、出力トランス2の2次巻線5には整流ダイオ
ード6から成る整流回路7が接続され、この整流
回路7の出力段にはダイオード8とリアクトル9
とコンデンサ10とから成る平滑回路11を介し
て負荷12が接続されている。13は直流出力電
圧を一定に制御するためのトランジスタ4の制御
回路であり、出力電圧と基準電圧源14の基準電
圧との誤差出力電圧を得るための誤差増幅回路1
5と、トランジスタ4のオン・オフ周期と同一の
周期で三角波を発生する三角波発生回路16と、
三角波と誤差出力電圧とを比較する電圧コンパレ
ータ17と、コンパレータ17の出力に対応する
トランジスタ4のベース駆動信号を発生する駆動
回路18とから成る。トランス1次巻線3に整流
ダイオード19を介して並列接続された抵抗20
はトランス2のリセツトを行うものであり、この
抵抗20に並列接続されたコンデンサ21はスパ
イク電圧を除去するものである。
して説明すると、直流電源1に出力トランス2の
1次巻線3が接続され、この1次巻線3にスイツ
チング素子としてトランジスタ4が直列に接続さ
れ、出力トランス2の2次巻線5には整流ダイオ
ード6から成る整流回路7が接続され、この整流
回路7の出力段にはダイオード8とリアクトル9
とコンデンサ10とから成る平滑回路11を介し
て負荷12が接続されている。13は直流出力電
圧を一定に制御するためのトランジスタ4の制御
回路であり、出力電圧と基準電圧源14の基準電
圧との誤差出力電圧を得るための誤差増幅回路1
5と、トランジスタ4のオン・オフ周期と同一の
周期で三角波を発生する三角波発生回路16と、
三角波と誤差出力電圧とを比較する電圧コンパレ
ータ17と、コンパレータ17の出力に対応する
トランジスタ4のベース駆動信号を発生する駆動
回路18とから成る。トランス1次巻線3に整流
ダイオード19を介して並列接続された抵抗20
はトランス2のリセツトを行うものであり、この
抵抗20に並列接続されたコンデンサ21はスパ
イク電圧を除去するものである。
このように構成されたコンバータのトランジス
タ4を第2図のt1〜t2区間でオン駆動すると、電
源1の電圧が1次巻線3に印加され、これに対応
した電圧が2次巻線5に生じ、整流回路7及び平
滑回路11を介して負荷12に供給される。第2
図でt2時点でトランジスタ4のベース駆動信号が
消滅してトランジスタ4がオフに転換すると、ト
ランジスタ4のオン期間にトランス2に蓄えられ
ていたエネルギが1次巻線3と整流ダイオード1
9と抵抗20とから成る閉回路で消費され、第2
図Aに示すトランジスタ4のコレクタエミツタ間
電圧VCEが上昇するのが制限されると共に、トラ
ンス2が磁気的にリセツトされる。トランジスタ
4のオフ期間に於けるリセツト電圧VRの発生期
間はt2〜t3であり、トランス2がリセツトされた
後には電源1の電圧VSがトランジスタ4に印加
される。
タ4を第2図のt1〜t2区間でオン駆動すると、電
源1の電圧が1次巻線3に印加され、これに対応
した電圧が2次巻線5に生じ、整流回路7及び平
滑回路11を介して負荷12に供給される。第2
図でt2時点でトランジスタ4のベース駆動信号が
消滅してトランジスタ4がオフに転換すると、ト
ランジスタ4のオン期間にトランス2に蓄えられ
ていたエネルギが1次巻線3と整流ダイオード1
9と抵抗20とから成る閉回路で消費され、第2
図Aに示すトランジスタ4のコレクタエミツタ間
電圧VCEが上昇するのが制限されると共に、トラ
ンス2が磁気的にリセツトされる。トランジスタ
4のオフ期間に於けるリセツト電圧VRの発生期
間はt2〜t3であり、トランス2がリセツトされた
後には電源1の電圧VSがトランジスタ4に印加
される。
ところで、負荷電流ILの変動が少ない場合に
は、1周期ごとにトランス2がリセツトされるた
めに、トランス2の飽和が生じないが、負荷電流
ILが小さい状態から急激に大きい状態になる
と、十分なリセツト電圧を得ることが不可能にな
り、トランス2が飽和してトランジスタ4のコレ
クタ電流ICが大きくなり、トランジスタ4の破
壊又は劣化が生じる。即ち、第2図Dに示す負荷
電流ILが小さいt4〜t9期間ではトランジスタ4の
オン時間(t7〜t8)が短かくなり、トランス2に蓄
えられるエネルギも少なくなるので、リセツト電
圧VRも低くなる。このため、コンデンサ21の
充電電圧も当然低くなる。次に、t9以後に於いて
負荷電流ILが増大したためにトランジスタ4の
オン時間がt9〜t10に示すように長くなると、トラ
ンス2をリセツトするために高い電圧が要求され
る。t9〜t10時間でトランス2に比較的大きなエネ
ルギが蓄えられているが、スパイク電圧除去用コ
ンデンサ21が設けられているために、オン時に
トランス2に蓄えられたエネルギがそのままリセ
ツト電圧として使用されず、コンデンサ21の充
電に使用され、リセツト電圧は徐々に上昇する。
従つて、t10〜t11のオフ期間にトランス2をリセ
ツトする電圧がこの時のコレクタ電流ICに対応
した全負荷時リセツト電圧レベルVAよりも低く
なり、トランス2のリセツトが不可能になる。こ
のため第2図Cに示すB−H曲線から明らかなよ
うに、t9〜t12区間ではB−H曲線が元に戻ること
が不可能となり、次のt11以後のサイクルではリ
セツトされない状態から動作が始まり、トランス
2が飽和し、第2図Bに示す如くトランジスタ4
のコレクタ電流ICが過大になる。このため、従
来は電力容量の大きなトランジスタ4を使用して
トランジスタ4の破壊又劣化を防止するか、又は
トランス2の磁束密度を低く設計した。従つて、
装置が大型且つ高価になつた。
は、1周期ごとにトランス2がリセツトされるた
めに、トランス2の飽和が生じないが、負荷電流
ILが小さい状態から急激に大きい状態になる
と、十分なリセツト電圧を得ることが不可能にな
り、トランス2が飽和してトランジスタ4のコレ
クタ電流ICが大きくなり、トランジスタ4の破
壊又は劣化が生じる。即ち、第2図Dに示す負荷
電流ILが小さいt4〜t9期間ではトランジスタ4の
オン時間(t7〜t8)が短かくなり、トランス2に蓄
えられるエネルギも少なくなるので、リセツト電
圧VRも低くなる。このため、コンデンサ21の
充電電圧も当然低くなる。次に、t9以後に於いて
負荷電流ILが増大したためにトランジスタ4の
オン時間がt9〜t10に示すように長くなると、トラ
ンス2をリセツトするために高い電圧が要求され
る。t9〜t10時間でトランス2に比較的大きなエネ
ルギが蓄えられているが、スパイク電圧除去用コ
ンデンサ21が設けられているために、オン時に
トランス2に蓄えられたエネルギがそのままリセ
ツト電圧として使用されず、コンデンサ21の充
電に使用され、リセツト電圧は徐々に上昇する。
従つて、t10〜t11のオフ期間にトランス2をリセ
ツトする電圧がこの時のコレクタ電流ICに対応
した全負荷時リセツト電圧レベルVAよりも低く
なり、トランス2のリセツトが不可能になる。こ
のため第2図Cに示すB−H曲線から明らかなよ
うに、t9〜t12区間ではB−H曲線が元に戻ること
が不可能となり、次のt11以後のサイクルではリ
セツトされない状態から動作が始まり、トランス
2が飽和し、第2図Bに示す如くトランジスタ4
のコレクタ電流ICが過大になる。このため、従
来は電力容量の大きなトランジスタ4を使用して
トランジスタ4の破壊又劣化を防止するか、又は
トランス2の磁束密度を低く設計した。従つて、
装置が大型且つ高価になつた。
そこで、本考案の目的はトランスの飽和を制限
することが可能な直流変換装置を提供することに
ある。
することが可能な直流変換装置を提供することに
ある。
上記目的を達成するための本考案は、1次巻線
と2次巻線とを有するトランスと、前記1次巻線
に直列に接続されたスイツチング素子と、前記1
次巻線と前記スイツチング素子とから成る直列回
路に電力を供給する直流電源と、前記スイツチン
グ素子をオンオフ制御する自励又は他励のスイツ
チング制御回路と、前記1次巻線に整流ダイオー
ドを介して並列接続された抵抗と、前記抵抗に並
列接続されたスパイク電圧除去用コンデンサと、
全負荷時に要求されるリセツト電圧にほぼ等しい
電圧に前記コンデンサを充電するために前記コン
デンサに接続されたコンデンサ充電回路とから成
る変換装置に係わるものである。
と2次巻線とを有するトランスと、前記1次巻線
に直列に接続されたスイツチング素子と、前記1
次巻線と前記スイツチング素子とから成る直列回
路に電力を供給する直流電源と、前記スイツチン
グ素子をオンオフ制御する自励又は他励のスイツ
チング制御回路と、前記1次巻線に整流ダイオー
ドを介して並列接続された抵抗と、前記抵抗に並
列接続されたスパイク電圧除去用コンデンサと、
全負荷時に要求されるリセツト電圧にほぼ等しい
電圧に前記コンデンサを充電するために前記コン
デンサに接続されたコンデンサ充電回路とから成
る変換装置に係わるものである。
上記本考案によれば、スパイク電圧除去用コン
デンサに充電回路を接続し、全負荷時に要求され
るリセツト電圧にほぼ等しい電圧を供給するの
で、負荷電流の減少でトランスから発生するオフ
期間の電圧のレベルが低下しても、スパイク電圧
除去用コンデンサはここに接続された電源回路に
よつて充電される。従つて、負荷電流が急激に増
大した場合に、トランスから発生する電圧がスパ
イク電圧除去用コンデンサによつてリセツトレベ
ル以下に低減されず、トランスが確実にリセツト
される。この結果、トランジスタ及び/又はトラ
ンスの小型化及び低コスト化が可能になる。
デンサに充電回路を接続し、全負荷時に要求され
るリセツト電圧にほぼ等しい電圧を供給するの
で、負荷電流の減少でトランスから発生するオフ
期間の電圧のレベルが低下しても、スパイク電圧
除去用コンデンサはここに接続された電源回路に
よつて充電される。従つて、負荷電流が急激に増
大した場合に、トランスから発生する電圧がスパ
イク電圧除去用コンデンサによつてリセツトレベ
ル以下に低減されず、トランスが確実にリセツト
される。この結果、トランジスタ及び/又はトラ
ンスの小型化及び低コスト化が可能になる。
以下、第3図及び第4図を参照して本考案の実
施例に係わる直流変換装置について述べる。第3
図で符号1〜21で示すものは第1図で同一符号
で示すものと実質的に同一であるので、その説明
を省略する。また第4図のA〜Dの波形は第2図
のA〜Dの波形に対応するので、同一動作につい
ての説明を省略する。
施例に係わる直流変換装置について述べる。第3
図で符号1〜21で示すものは第1図で同一符号
で示すものと実質的に同一であるので、その説明
を省略する。また第4図のA〜Dの波形は第2図
のA〜Dの波形に対応するので、同一動作につい
ての説明を省略する。
本実施例の直流変換装置では、充電用電源回路
22がスパイク電圧除去用コンデンサ21に並列
接続されている。この充電用電源回路22は電源
23と逆流阻止用整流ダイオード24とから成
り、電源23は主回路の直流電源1とは別電源と
なるように構成され、全負荷電流ILMが流れた時
に要求されるリセツト電圧レベルVAにほぼ等し
い電圧VRMをコンデンサ21に供給する。
22がスパイク電圧除去用コンデンサ21に並列
接続されている。この充電用電源回路22は電源
23と逆流阻止用整流ダイオード24とから成
り、電源23は主回路の直流電源1とは別電源と
なるように構成され、全負荷電流ILMが流れた時
に要求されるリセツト電圧レベルVAにほぼ等し
い電圧VRMをコンデンサ21に供給する。
上述の如く充電用電源回路22を設けた装置に
於いて、第4図Dに示す如く、t5〜t9区間で負荷
電流ILが減少して軽負荷状態となり、t9で急激
に負荷電流ILが全負荷電流ILMになる場合に
は、t6〜t7のオン期間でコレクタ電流ICは小さく
なり、t7〜t8のオフ期間でのフライバツク電圧も
当然低くなる。このため、ダイオード19はオフ
となり、トランジスタ4には直流電源1の電圧V
Sとトランス2の電圧との和が印加される。t7〜t8
期間でのフライバツク電圧が低くても、コンデン
サ21は別電源23によつて電圧VRMで充電され
ているので、第1図の従来の回路のように充電電
圧が低下しない。t9〜t10のオン期間でコレクタ電
流ICが増大すれば、これに応じたフライバツク
電圧がt10〜t11で発生し、ダイオード19がオン
になつてリセツト電圧となる。この際、コンデン
サ21は予め電圧VRMに充電されているので、フ
ライバツク電圧がコンデンサ21に吸収されてリ
セツト不可能になる事態は生じない。従つて、ト
ランス2が飽和が防止され、過大なコレクタ電流
が制限される。尚リセツト電圧は別電源23の電
圧VRMにクランプされた状態となり、またVCEも
クランプされた状態となる。
於いて、第4図Dに示す如く、t5〜t9区間で負荷
電流ILが減少して軽負荷状態となり、t9で急激
に負荷電流ILが全負荷電流ILMになる場合に
は、t6〜t7のオン期間でコレクタ電流ICは小さく
なり、t7〜t8のオフ期間でのフライバツク電圧も
当然低くなる。このため、ダイオード19はオフ
となり、トランジスタ4には直流電源1の電圧V
Sとトランス2の電圧との和が印加される。t7〜t8
期間でのフライバツク電圧が低くても、コンデン
サ21は別電源23によつて電圧VRMで充電され
ているので、第1図の従来の回路のように充電電
圧が低下しない。t9〜t10のオン期間でコレクタ電
流ICが増大すれば、これに応じたフライバツク
電圧がt10〜t11で発生し、ダイオード19がオン
になつてリセツト電圧となる。この際、コンデン
サ21は予め電圧VRMに充電されているので、フ
ライバツク電圧がコンデンサ21に吸収されてリ
セツト不可能になる事態は生じない。従つて、ト
ランス2が飽和が防止され、過大なコレクタ電流
が制限される。尚リセツト電圧は別電源23の電
圧VRMにクランプされた状態となり、またVCEも
クランプされた状態となる。
以上、本考案の実施例について述べたが、本考
案はこれに限定されるものではなく、更に変形可
能なものである。例えば、実施例ではリセツト電
圧の変動を防止するために、別電源23を直流電
源1と別に構成したが、共通電源方式としてもよ
い。またリセツト電圧を一定にするために、充電
用電源回路22に定電圧化回路を含めてもよい。
また、トランジスタ4を駆動制御する制御回路1
3を他励方式としたが、トランス2の電圧をトラ
ンジスタ4のベースに帰還して自励方式で駆動す
るようにしてもよい。
案はこれに限定されるものではなく、更に変形可
能なものである。例えば、実施例ではリセツト電
圧の変動を防止するために、別電源23を直流電
源1と別に構成したが、共通電源方式としてもよ
い。またリセツト電圧を一定にするために、充電
用電源回路22に定電圧化回路を含めてもよい。
また、トランジスタ4を駆動制御する制御回路1
3を他励方式としたが、トランス2の電圧をトラ
ンジスタ4のベースに帰還して自励方式で駆動す
るようにしてもよい。
第1図は従来の直流変換装置を示す回路図、第
2図は第1図の各部の状態を示す波形図、第3図
は本考案の実施例に係わる直流変換装置を示す回
路図、第4図は第3図の各部の状態を示す波形図
である。 尚図面に用いられている符号に於いて、1は直
流電源、2はトランス、3は1次巻線、4はトラ
ンジスタ、5は2次巻線、7は整流回路、12は
負荷、13は制御回路、19は整流ダイオード、
20は抵抗、21はコンデンサ、22は充電用電
源回路である。
2図は第1図の各部の状態を示す波形図、第3図
は本考案の実施例に係わる直流変換装置を示す回
路図、第4図は第3図の各部の状態を示す波形図
である。 尚図面に用いられている符号に於いて、1は直
流電源、2はトランス、3は1次巻線、4はトラ
ンジスタ、5は2次巻線、7は整流回路、12は
負荷、13は制御回路、19は整流ダイオード、
20は抵抗、21はコンデンサ、22は充電用電
源回路である。
Claims (1)
- 【実用新案登録請求の範囲】 1次巻線と2次巻線とを有するトランスと、 前記1次巻線に直列に接続されたスイツチング
素子と、 前記1次巻線と前記スイツチング素子とから成
る直列回路に電力を供給する直流電源と、 前記スイツチング素子をオンオフ制御するスイ
ツチング制御回路と、 前記1次巻線に整流ダイオードを介して並列接
続された抵抗と、 前記抵抗に並列接続されたスパイク電圧除去用
コンデンサと、 全負荷時に要求されるリセツト電圧にほぼ等し
い電圧に前記コンデンサを充電するために前記コ
ンデンサに接続されたコンデンサ充電回路と、 から成る変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7931881U JPS6213432Y2 (ja) | 1981-05-30 | 1981-05-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7931881U JPS6213432Y2 (ja) | 1981-05-30 | 1981-05-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57192789U JPS57192789U (ja) | 1982-12-07 |
| JPS6213432Y2 true JPS6213432Y2 (ja) | 1987-04-07 |
Family
ID=29874918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7931881U Expired JPS6213432Y2 (ja) | 1981-05-30 | 1981-05-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6213432Y2 (ja) |
-
1981
- 1981-05-30 JP JP7931881U patent/JPS6213432Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57192789U (ja) | 1982-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845188B2 (ja) | Dc−dcコンバ−タ | |
| US3935526A (en) | DC-to-DC converter | |
| US4870554A (en) | Active snubber forward converter | |
| JPH03235660A (ja) | スイッチングレギュレータ | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP2555245Y2 (ja) | 高効率電源回路 | |
| JPS6213432Y2 (ja) | ||
| JPS6219104Y2 (ja) | ||
| JPS627368A (ja) | 電源回路 | |
| JP3033085B2 (ja) | 降圧型dc−dcコンバータ | |
| JPS6326626B2 (ja) | ||
| JP2858407B2 (ja) | Pwm型dc−dcコンバータ | |
| JPH0237275Y2 (ja) | ||
| JP2578044Y2 (ja) | 放電灯電源装置 | |
| JPH043593Y2 (ja) | ||
| JP3238320B2 (ja) | 直流・直流変換装置 | |
| JP3327331B2 (ja) | スイッチング電源装置 | |
| JPH0357708B2 (ja) | ||
| JPH11155283A (ja) | スイッチング電源 | |
| JPH0318430B2 (ja) | ||
| JP2993635B2 (ja) | トランス接続型dc−dcコンバータ | |
| JP2797599B2 (ja) | スイッチング電源装置 | |
| JPH0329988Y2 (ja) | ||
| JP2857794B2 (ja) | 安定化電源装置 | |
| JP2858412B2 (ja) | トランス接続型dc−dcコンバータ |