JPS62136079A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS62136079A JPS62136079A JP27720485A JP27720485A JPS62136079A JP S62136079 A JPS62136079 A JP S62136079A JP 27720485 A JP27720485 A JP 27720485A JP 27720485 A JP27720485 A JP 27720485A JP S62136079 A JPS62136079 A JP S62136079A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- electrode
- ohmic electrode
- mask
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000005669 field effect Effects 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 241000219793 Trifolium Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電界効果トランジスタ、特に縦型GaAs F
HT (ヒ化ガリウム電界効果トランジスタ)の製造
方法に関する。
HT (ヒ化ガリウム電界効果トランジスタ)の製造
方法に関する。
従来の技術
GaAs F E Tは高周波デバイスとして、マイク
ロ波増幅や、高速論理演算に広く用いられている。
ロ波増幅や、高速論理演算に広く用いられている。
GaAsFETの高周波特性を良好とするには、可能な
かぎりゲート長を短かくする必要がある。しかし、最小
ゲート長は、リソグラフィー技術で決まり、大幅なゲー
ト長短縮は期待出来ない。これに対し、チャネルを基板
に垂直に持つ縦型FETでは、ゲート長が膜厚制御で決
まり、著しくゲート長を短縮出来るため、縦型FETの
開発が勢力的に進められている。
かぎりゲート長を短かくする必要がある。しかし、最小
ゲート長は、リソグラフィー技術で決まり、大幅なゲー
ト長短縮は期待出来ない。これに対し、チャネルを基板
に垂直に持つ縦型FETでは、ゲート長が膜厚制御で決
まり、著しくゲート長を短縮出来るため、縦型FETの
開発が勢力的に進められている。
以下図面を参照しながら従来の縦型のチャネルを有する
半導体装置の一例について説明する。まず、第2図(a
)に示すように、半絶縁性のeaAs基板1の上に、エ
ピタキシャル層2を成長させ、バターニングしたフォト
レジストを用いて第2図(b)に示すようにFETとな
る部分をメサ状に残してエツチングする。さらにこの上
にAuGeなどのオ−ミソク材料を蒸着し、パターニン
グしたフォトレジストにより、オーミック電極3を作る
。次に第2図(C)に示すように、電極3をマスクとし
て反応性イオンエツチング等でチャネル部4を形成する
。次に湿式エツチングによりチャネル部4を十分サイド
エツチングし、電極3に対し十分アンダーカットされる
ようにする。
半導体装置の一例について説明する。まず、第2図(a
)に示すように、半絶縁性のeaAs基板1の上に、エ
ピタキシャル層2を成長させ、バターニングしたフォト
レジストを用いて第2図(b)に示すようにFETとな
る部分をメサ状に残してエツチングする。さらにこの上
にAuGeなどのオ−ミソク材料を蒸着し、パターニン
グしたフォトレジストにより、オーミック電極3を作る
。次に第2図(C)に示すように、電極3をマスクとし
て反応性イオンエツチング等でチャネル部4を形成する
。次に湿式エツチングによりチャネル部4を十分サイド
エツチングし、電極3に対し十分アンダーカットされる
ようにする。
次に第2図(d)に示すように、ACなどのショットキ
ー接合となる金属を電極3をマスクとして、2方向から
斜め蒸着し、ゲート電極5を形成する。
ー接合となる金属を電極3をマスクとして、2方向から
斜め蒸着し、ゲート電極5を形成する。
最後にエピタキシャル層2の上にオーミック電極6を設
ける。オーミック電極3と6が、それぞれソース電極、
ドレイン電極となる。
ける。オーミック電極3と6が、それぞれソース電極、
ドレイン電極となる。
発明が解決しようとする問題点
良好な高周波特性を得るためには、ゲート長を短かくし
なければならないが、このためにはゲート金属の斜め蒸
着の角度を法線に対し浅くする必要がある。従って電極
3のチャネル4に対するオーバーハング量と、チャネル
4の高さとの比を十分小さくしなければならない。この
結果、エツチングする萌のエピタキシャル層2の厚みは
、十分厚いことが必要となる。従ってこの厚いエピタキ
シャル層を量産性に富むイオン注入法で代替することは
出来ない。さらに隣接FETの電気的分離には、エピタ
キシャル層をメサ状にエツチングしなければならず、段
差が多くない大規模な集積回路には適さなかった。
なければならないが、このためにはゲート金属の斜め蒸
着の角度を法線に対し浅くする必要がある。従って電極
3のチャネル4に対するオーバーハング量と、チャネル
4の高さとの比を十分小さくしなければならない。この
結果、エツチングする萌のエピタキシャル層2の厚みは
、十分厚いことが必要となる。従ってこの厚いエピタキ
シャル層を量産性に富むイオン注入法で代替することは
出来ない。さらに隣接FETの電気的分離には、エピタ
キシャル層をメサ状にエツチングしなければならず、段
差が多くない大規模な集積回路には適さなかった。
本発明は上記問題点に鑑み、量産性および経済性の高い
イオン注入法でチャネル部を形成し、さらにメサエッチ
による段差構造のない大規模集積回路に適した縦型FE
Tの電界効果トランジスタの製造方法を提供するもので
ある。
イオン注入法でチャネル部を形成し、さらにメサエッチ
による段差構造のない大規模集積回路に適した縦型FE
Tの電界効果トランジスタの製造方法を提供するもので
ある。
問題点を解決するための手段
上記問題点を解決するために本発明の電界効果トランジ
スタの製造方法は、イオン注入で選択的に作った活性層
の上に、T字型断面を有するオーミック電極を形成し、
このオーミック電極ヲマスクとして、基板のエツチング
を行ない縦型チャネるものである。
スタの製造方法は、イオン注入で選択的に作った活性層
の上に、T字型断面を有するオーミック電極を形成し、
このオーミック電極ヲマスクとして、基板のエツチング
を行ない縦型チャネるものである。
作用
本発明は上記した構成により、T字型断面を有するオー
ミック電極の頭部オーバーハング量と、電極の高さとの
比を十分小さくとることにより、ゲート金属の斜め蒸着
の角度を法線近くにすることが出来る。この結果、従来
のようにエピタキシャル層を深くエツチングしてチャネ
ルを形成する必要がなくなり、イオン注入による活性層
をチャネルに使用することができる。またイオン注入を
選択的におこなうことにより、素子の分離が可能となり
、平坦化構造を実現できる。
ミック電極の頭部オーバーハング量と、電極の高さとの
比を十分小さくとることにより、ゲート金属の斜め蒸着
の角度を法線近くにすることが出来る。この結果、従来
のようにエピタキシャル層を深くエツチングしてチャネ
ルを形成する必要がなくなり、イオン注入による活性層
をチャネルに使用することができる。またイオン注入を
選択的におこなうことにより、素子の分離が可能となり
、平坦化構造を実現できる。
実施例
以下本発明の一実施例の電界効果トランジスタの製造方
法について、図面を参照しながら説明する。第1図(?
L)に示すように、半絶縁性基板1に選択的にイオンを
注入し活性層7を形成し、その上に5i02膜8を成長
させる。次に第1図(b)に示すように、パターニング
したフォトレジスト9をマスクとしてSiO□膜8をエ
ツチングする。さらに第1図(C)に示すように、フォ
トレジスト9を除去後、人uGe等のオーミック型金属
を蒸着し、オーミック型金属膜10を形成し、次にオー
ミック型金属膜10をフォトレジストをマスクとして選
択エツチングし、さらに5in2膜8を除去し、第1図
(d)に示すようなT字型のオーミック電極3を形成す
る。この後、オーミック電極3をマスクとして、GaA
s基板1および活性層7を浅くエツチングし、第1図(
15)に示すようなチャネル部4を形成する。さらに第
1図(f)に示すように、Ae等のショットキー障壁型
金属をT字型のオーミック電極3のオーバーハングを用
いて、2方向より斜め蒸着し、ゲート電極6を形成する
。さらに活性層γ上にオーミック電極6を形成する。オ
ーミック電極3.6がそれぞれソース電極、ドレイン電
極に対応する。
法について、図面を参照しながら説明する。第1図(?
L)に示すように、半絶縁性基板1に選択的にイオンを
注入し活性層7を形成し、その上に5i02膜8を成長
させる。次に第1図(b)に示すように、パターニング
したフォトレジスト9をマスクとしてSiO□膜8をエ
ツチングする。さらに第1図(C)に示すように、フォ
トレジスト9を除去後、人uGe等のオーミック型金属
を蒸着し、オーミック型金属膜10を形成し、次にオー
ミック型金属膜10をフォトレジストをマスクとして選
択エツチングし、さらに5in2膜8を除去し、第1図
(d)に示すようなT字型のオーミック電極3を形成す
る。この後、オーミック電極3をマスクとして、GaA
s基板1および活性層7を浅くエツチングし、第1図(
15)に示すようなチャネル部4を形成する。さらに第
1図(f)に示すように、Ae等のショットキー障壁型
金属をT字型のオーミック電極3のオーバーハングを用
いて、2方向より斜め蒸着し、ゲート電極6を形成する
。さらに活性層γ上にオーミック電極6を形成する。オ
ーミック電極3.6がそれぞれソース電極、ドレイン電
極に対応する。
以上のように本実施例によれば、通常の低雑音GaAs
F ETのゲート電極によく用いられるT字金属の斜
め蒸着角度を法線近くに保つことが出来る。従って、イ
オン注入で作成した活性層をチャネルとして用いること
が出来る。さらに半絶縁性の基板にイオンを選択的に注
入して活性層を作ることにより、素子と素子との電気的
分離のだめのメサエッチが不要となり、構造が平坦化さ
れ、大規模集積回路に適した縦型のFITを実現するこ
とが出来る。
F ETのゲート電極によく用いられるT字金属の斜
め蒸着角度を法線近くに保つことが出来る。従って、イ
オン注入で作成した活性層をチャネルとして用いること
が出来る。さらに半絶縁性の基板にイオンを選択的に注
入して活性層を作ることにより、素子と素子との電気的
分離のだめのメサエッチが不要となり、構造が平坦化さ
れ、大規模集積回路に適した縦型のFITを実現するこ
とが出来る。
発明の効果
以上のように本発明は、丁字器の断面構造を有するオー
ミック電極をチャネル上部に設けることにより、チャネ
ルを低くしてもショットキー障壁型金属の斜め蒸着角度
を法線近くに保つことが出来、ゲート長の短い縦型FE
Tを製作出来る。したがって、チャネルとして量産性に
富むイオン注入による活性層を用いることが出来る。ま
た、活性層を選択イオン注入して作ることにより、素子
間の電気的分離が行なえるので、メサエッチが不要とな
り、大規模集積回路に適した平坦構造が実現出来る。
ミック電極をチャネル上部に設けることにより、チャネ
ルを低くしてもショットキー障壁型金属の斜め蒸着角度
を法線近くに保つことが出来、ゲート長の短い縦型FE
Tを製作出来る。したがって、チャネルとして量産性に
富むイオン注入による活性層を用いることが出来る。ま
た、活性層を選択イオン注入して作ることにより、素子
間の電気的分離が行なえるので、メサエッチが不要とな
り、大規模集積回路に適した平坦構造が実現出来る。
第1図(?L)〜(f)は本発明の一実施例を示す工程
断面図、第2図(a)〜((1)は従来の製造工程を示
す断面図である。 1・・・・・半絶縁性基板、3,6・・・・・・オーミ
ック電極、6・・・・・・ゲート電極、7・・・・・・
活性層、8・・・・・・SiO□膜、9・・・・・・フ
ォトレジスト、1o・・・・・・オーミック型金属膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
断面図、第2図(a)〜((1)は従来の製造工程を示
す断面図である。 1・・・・・半絶縁性基板、3,6・・・・・・オーミ
ック電極、6・・・・・・ゲート電極、7・・・・・・
活性層、8・・・・・・SiO□膜、9・・・・・・フ
ォトレジスト、1o・・・・・・オーミック型金属膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
Claims (2)
- (1)基板上に活性層を形成し、この活性層の上にソー
ス電極となるT字型の断面を有する第1の電極を形成し
、前記第1の電極をマスクとして前記活性層の表面をエ
ッチングし、次いで前記第1の電極をマスクとして、金
属の斜め蒸着により、前記第1の電極の下部の前記活性
層の側面にゲート電極となる第2、第3の電極を活性層
に対し対向させて設け、さらにドレイン電極となる第4
の電極を活性層上に形成したことを特徴とする電界効果
トランジスタの製造方法。 - (2)活性層をイオン注入で形成したことを特徴とする
特許請求の範囲第1項記載の電解効果トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27720485A JPS62136079A (ja) | 1985-12-10 | 1985-12-10 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27720485A JPS62136079A (ja) | 1985-12-10 | 1985-12-10 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62136079A true JPS62136079A (ja) | 1987-06-19 |
Family
ID=17580256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27720485A Pending JPS62136079A (ja) | 1985-12-10 | 1985-12-10 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62136079A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011198740A (ja) * | 2009-10-30 | 2011-10-06 | Panasonic Electric Works Co Ltd | コンセント、接続装置 |
-
1985
- 1985-12-10 JP JP27720485A patent/JPS62136079A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011198740A (ja) * | 2009-10-30 | 2011-10-06 | Panasonic Electric Works Co Ltd | コンセント、接続装置 |
| JP2011198751A (ja) * | 2009-10-30 | 2011-10-06 | Panasonic Electric Works Co Ltd | プラグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778600B2 (ja) | 半導体装置の製造方法 | |
| JPH0624209B2 (ja) | 二重凹部電界効果トランジスタを形成する方法 | |
| JPS63174374A (ja) | 電界効果型半導体装置の製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| JP2664527B2 (ja) | 半導体装置 | |
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6310588B2 (ja) | ||
| JP3106747B2 (ja) | 化合物半導体fetの製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JPH02113539A (ja) | 半導体装置の製造方法 | |
| JPS63181477A (ja) | 半導体装置の製造方法 | |
| JPH01194475A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS62260370A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0620080B2 (ja) | 半導体素子の製造方法 | |
| JPH02191344A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63187666A (ja) | 電界効果トランジスタの製法 | |
| JPS6342177A (ja) | 半導体素子の製造方法 | |
| JPS6290979A (ja) | 半導体装置の製造方法 | |
| JPH02262342A (ja) | 半導体装置の製造方法 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62243372A (ja) | 半導体装置の製造方法 | |
| JPH03283627A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH03293732A (ja) | 半導体装置の製造方法 |