JPH03283627A - 電界効果型半導体装置の製造方法 - Google Patents
電界効果型半導体装置の製造方法Info
- Publication number
- JPH03283627A JPH03283627A JP8423490A JP8423490A JPH03283627A JP H03283627 A JPH03283627 A JP H03283627A JP 8423490 A JP8423490 A JP 8423490A JP 8423490 A JP8423490 A JP 8423490A JP H03283627 A JPH03283627 A JP H03283627A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- electrode
- forming
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000005669 field effect Effects 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果型半導体装置の製造方法にする。
砒化ガリウム（ＧａＡｓ ）を用いたショットキ障壁型
電界効果トランジスタ（以下ＭＥＳＦＥＴと称す）は、
高濃度不純物層の存在により、ソース・トレインの直列
寄生抵抗が低減され、高い相互コンダクタンス、低いオ
ン抵抗が得られ、高速動作が可能となるので、現在この
ようなＭＥＳＦＥＴを用いた集積回路が製作されている
。
電界効果トランジスタ（以下ＭＥＳＦＥＴと称す）は、
高濃度不純物層の存在により、ソース・トレインの直列
寄生抵抗が低減され、高い相互コンダクタンス、低いオ
ン抵抗が得られ、高速動作が可能となるので、現在この
ようなＭＥＳＦＥＴを用いた集積回路が製作されている
。
第２図は従来のＭＥＳＦＥＴの第１の例の断面図である
。
。
半絶縁性ＧａＡｓ基板１に動作層３を設け、この動作層
３にショットキ障壁接合をする金属でゲート電極９を形
成する。このゲート電極９の側壁に８１０２等の側壁酸
化物層１０を設け、ゲート電極９と側壁酸化物層１０を
マスクにして高濃度不純物層１１を形成し、オーミック
電極（ソース・ドレイン電極）８を設ける。
３にショットキ障壁接合をする金属でゲート電極９を形
成する。このゲート電極９の側壁に８１０２等の側壁酸
化物層１０を設け、ゲート電極９と側壁酸化物層１０を
マスクにして高濃度不純物層１１を形成し、オーミック
電極（ソース・ドレイン電極）８を設ける。
側壁酸化物層１０は、高濃度不純物層１１とゲート電極
９とが接触し、ゲート電極９の耐圧が減少するのを防ぐ
ために設けられたものである。しかし、側壁酸化物層１
０を設けたことにより、側壁酸化物層１０の下の動作層
３の高い抵抗によりソース・ドレイン間の寄生抵抗が十
分低減されず、相互コンダクタンスが上らないという問
題がある。
９とが接触し、ゲート電極９の耐圧が減少するのを防ぐ
ために設けられたものである。しかし、側壁酸化物層１
０を設けたことにより、側壁酸化物層１０の下の動作層
３の高い抵抗によりソース・ドレイン間の寄生抵抗が十
分低減されず、相互コンダクタンスが上らないという問
題がある。
第３図は従来のＭＥＳＦＥＴの第２の例の断面図である
。
。
このＭＥＳＦＥＴは、第１の例の問題点を解決するため
に考え出されたもので、側壁酸化物層１０を形成する前
に、ゲート電極９をマスクにしてイオン注入を行い、Ｇ
ａＡｓ基板１に高濃度不純物層１２を形成する。そして
、第１の例と同様にして、側壁酸化物層１０、高濃度不
純物層１１を形成する。
に考え出されたもので、側壁酸化物層１０を形成する前
に、ゲート電極９をマスクにしてイオン注入を行い、Ｇ
ａＡｓ基板１に高濃度不純物層１２を形成する。そして
、第１の例と同様にして、側壁酸化物層１０、高濃度不
純物層１１を形成する。
しかしながら、前述のように、イオン注入を行った場合
は、短チヤネル効果が顕著になり、短いゲート長のＭＥ
ＳＦＥＴを製作する際に、しきい値電圧の制御が困難と
なるという欠点がある。
は、短チヤネル効果が顕著になり、短いゲート長のＭＥ
ＳＦＥＴを製作する際に、しきい値電圧の制御が困難と
なるという欠点がある。
本発明の電界効果型半導体装置の製造方法は、半絶縁性
半導体基板に一導電型半導体動作層を形成する工程と、
前記半導体動作層の上に該半導体動作層とショットキ接
合を形成する材料層を堆積する工程と、前記材料層上に
該材料層よりもエツチング速度の遅い導電体層を堆積す
る工程と、前記材料層と導電体層とを選択エッチしてＴ
型ゲート電極を形成する工程と、前記ゲート電極をマス
クにして前記半導体動作層上のソース・ドレイン領域に
一導電型低濃度不純物層を形成する工程と、前記ゲート
電極をマスクにして前記低濃度不純物層上に前記ゲート
電極と接触しないオーミック電極を形成する工程とを含
んで構成される。
半導体基板に一導電型半導体動作層を形成する工程と、
前記半導体動作層の上に該半導体動作層とショットキ接
合を形成する材料層を堆積する工程と、前記材料層上に
該材料層よりもエツチング速度の遅い導電体層を堆積す
る工程と、前記材料層と導電体層とを選択エッチしてＴ
型ゲート電極を形成する工程と、前記ゲート電極をマス
クにして前記半導体動作層上のソース・ドレイン領域に
一導電型低濃度不純物層を形成する工程と、前記ゲート
電極をマスクにして前記低濃度不純物層上に前記ゲート
電極と接触しないオーミック電極を形成する工程とを含
んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、半絶縁性ＧａＡｓ基
板１の上にホトレジスト４のマスクを設け、Ｓｉイオン
２を加速エネルギー５０ｋｅＶ、ドーズ量２ Ｘ １０
”ｃｍ−２の条件で選択的にイオン注入し、ＣＶＤ
−Ｓ ｉ ０２膜を保護膜として８２５℃、２０分間の
熱処理を行い、動作層３を形成する。
板１の上にホトレジスト４のマスクを設け、Ｓｉイオン
２を加速エネルギー５０ｋｅＶ、ドーズ量２ Ｘ １０
”ｃｍ−２の条件で選択的にイオン注入し、ＣＶＤ
−Ｓ ｉ ０２膜を保護膜として８２５℃、２０分間の
熱処理を行い、動作層３を形成する。
次に、第１図（ｂ）に示すように、保護膜を除去した後
、スパッタ法を用いてタングステンシリサイド（ＷＳｉ
）層ら及びタングステン（Ｗ）層６をＧａＡｓ動作層３
を含むＧａＡｓ基板１の上の全面にそれぞれ０．２５μ
ｍ、０．２μｍの厚さに堆積した後、四フッ化炭素を用
いたドライエツチング法でＷＳｉ層６．Ｗ層５を加工し
、ゲート電極を形成する。この際、ＷＳｉのエツチング
レートはＷより大であるため、オーバーエッチを行うこ
とによりＷＳｉ層５の方を多くサイドエッチし、Ｔ型ゲ
ート電極を形成することができる。
、スパッタ法を用いてタングステンシリサイド（ＷＳｉ
）層ら及びタングステン（Ｗ）層６をＧａＡｓ動作層３
を含むＧａＡｓ基板１の上の全面にそれぞれ０．２５μ
ｍ、０．２μｍの厚さに堆積した後、四フッ化炭素を用
いたドライエツチング法でＷＳｉ層６．Ｗ層５を加工し
、ゲート電極を形成する。この際、ＷＳｉのエツチング
レートはＷより大であるため、オーバーエッチを行うこ
とによりＷＳｉ層５の方を多くサイドエッチし、Ｔ型ゲ
ート電極を形成することができる。
次に、第１図（Ｃ）に示すように、ＧａＡｓ基板１の所
定部分にＳ ｉ ０２膜１３を形成した後、ゲート電極
及び５ｉ０２膜１３をマスクとし、ＭＯＣＶＤ法を用い
て、ソース・ドレイン領域に不純物濃度が２ Ｘ １０
１７ｅｌｌ−’である低濃度不純物層７を０．２μｍの
厚さに選択成長させる。
定部分にＳ ｉ ０２膜１３を形成した後、ゲート電極
及び５ｉ０２膜１３をマスクとし、ＭＯＣＶＤ法を用い
て、ソース・ドレイン領域に不純物濃度が２ Ｘ １０
１７ｅｌｌ−’である低濃度不純物層７を０．２μｍの
厚さに選択成長させる。
最後に、第１図（ｄ）に示すように、Ｗ層６をマスクと
して低濃度不純物層７上にＡｕＧｅ系のオーミック電極
８を形成し、ゲート電極及びソース・トレイン電極を形
成する。
して低濃度不純物層７上にＡｕＧｅ系のオーミック電極
８を形成し、ゲート電極及びソース・トレイン電極を形
成する。
上記実施例では、低濃度不純物層をＭＯＣＶＤ法を用い
て選択成長を行なったが、他にＬＰＥ。
て選択成長を行なったが、他にＬＰＥ。
ＭＢＥ等の成長方法を用いても良い。
前述の実施例と同様に、半絶縁性ＧａＡｓ基板１中に動
作層３を作り、スパッタ法を用いてＷＳｉ層５を０．５
龍の厚さに堆積した後、ＧａＡｓ基板１を２０°傾けて
ドライエツチングを行ない、逆テーパー型のゲート電極
を形成し、この後、ＭＯＣＶＤ法で低濃度不純物層７を
成長させ、ＡｕＧｅ系金属を蒸着してゲート電極及びソ
ース・ドレイン電極を形成することによりＭＥＳＦＥＴ
を作ることもできる。
作層３を作り、スパッタ法を用いてＷＳｉ層５を０．５
龍の厚さに堆積した後、ＧａＡｓ基板１を２０°傾けて
ドライエツチングを行ない、逆テーパー型のゲート電極
を形成し、この後、ＭＯＣＶＤ法で低濃度不純物層７を
成長させ、ＡｕＧｅ系金属を蒸着してゲート電極及びソ
ース・ドレイン電極を形成することによりＭＥＳＦＥＴ
を作ることもできる。
以上説明したように、本発明は、Ｔ型ゲート電極を設け
、このゲート電極の側面下部で接触する低濃度不純物層
を設け、Ｔ型の上部水平部をマスクにしてソース・ドレ
イン電極を形成するようにしたので、ゲート−ソース間
及びゲート−トレイン間の間隔を小さくでき、側壁酸化
物層も設けないので、寄生抵抗を低減できるという効果
がある。
、このゲート電極の側面下部で接触する低濃度不純物層
を設け、Ｔ型の上部水平部をマスクにしてソース・ドレ
イン電極を形成するようにしたので、ゲート−ソース間
及びゲート−トレイン間の間隔を小さくでき、側壁酸化
物層も設けないので、寄生抵抗を低減できるという効果
がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図及び
第３図はそれぞれ従来のＭＥＳＦＥＴの第１及び第２の
例の断面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ＳＬイオン、
３・・・動作層、４・・・ホトレジスト、５・・・ＷＳ
ｉ層、６・・・Ｗ層、７・・・低濃度不純物層、８・・
・オーミック電極、９・・・ゲート電極、１０・・・側
壁酸化物層、１１．１２・・・高濃度不純物層。
めの工程順に示した半導体チップの断面図、第２図及び
第３図はそれぞれ従来のＭＥＳＦＥＴの第１及び第２の
例の断面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ＳＬイオン、
３・・・動作層、４・・・ホトレジスト、５・・・ＷＳ
ｉ層、６・・・Ｗ層、７・・・低濃度不純物層、８・・
・オーミック電極、９・・・ゲート電極、１０・・・側
壁酸化物層、１１．１２・・・高濃度不純物層。
Claims (1)
- 半絶縁性半導体基板に一導電型半導体動作層を形成す
る工程と、前記半導体動作層の上に該半導体動作層とシ
ョットキ接合を形成する材料層を堆積する工程と、前記
材料層上に該材料層よりもエッチレグ速度の遅い導電体
層を堆積する工程と、前記材料層と導電体層とを選択エ
ッチしてＴ型ゲート電極を形成する工程と、前記ゲート
電極をマスクにして前記半導体動作層上のソース・ドレ
イン領域に一導電型低濃度不純物層を形成する工程と、
前記ゲート電極をマスクにして前記低濃度不純物層上に
前記ゲート電極と接触しないオーミック電極を形成する
工程とを含むことを特徴とする電界効果型半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423490A JPH03283627A (ja) | 1990-03-30 | 1990-03-30 | 電界効果型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423490A JPH03283627A (ja) | 1990-03-30 | 1990-03-30 | 電界効果型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03283627A true JPH03283627A (ja) | 1991-12-13 |
Family
ID=13824783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8423490A Pending JPH03283627A (ja) | 1990-03-30 | 1990-03-30 | 電界効果型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03283627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806181B2 (en) | 2001-03-30 | 2004-10-19 | Fujitsu Quantum Devices Limited | Method of fabricating an air bridge |
-
1990
- 1990-03-30 JP JP8423490A patent/JPH03283627A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806181B2 (en) | 2001-03-30 | 2004-10-19 | Fujitsu Quantum Devices Limited | Method of fabricating an air bridge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| EP0119089B1 (en) | Gaas semiconductor device and a method of manufacturing it | |
| EP0378894A2 (en) | Fabrication of GaAs integrated circuits | |
| JPS63263770A (ja) | ＧａＡｓ ＭＥＳＦＥＴ及びその製造方法 | |
| JPH0260217B2 (ja) | ||
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| JPS5932173A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03283627A (ja) | 電界効果型半導体装置の製造方法 | |
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH04291732A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63281473A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH0257340B2 (ja) | ||
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0439773B2 (ja) | ||
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS61295670A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPH0357228A (ja) | 化合物半導体装置 | |
| JPH081911B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH028454B2 (ja) | ||
| JPH0758717B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH012370A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH02199843A (ja) | 化合物半導体装置およびその製造方法 |