JPS62136972A - 垂直同期装置 - Google Patents
垂直同期装置Info
- Publication number
- JPS62136972A JPS62136972A JP60278260A JP27826085A JPS62136972A JP S62136972 A JPS62136972 A JP S62136972A JP 60278260 A JP60278260 A JP 60278260A JP 27826085 A JP27826085 A JP 27826085A JP S62136972 A JPS62136972 A JP S62136972A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- circuit
- vertical synchronization
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受像機の垂直同期装置に関する
ものである。
ものである。
従来の技術
近年、テレビジョン受像機、特に液晶テレビジョン受像
機の垂直同期装置においては、複合同期信号から分離さ
れた垂直同期信号を内部クロックで計数して出力すると
いうように、アナログ入力信号をディジタル信号に置き
かえて利用されるようになってきた。
機の垂直同期装置においては、複合同期信号から分離さ
れた垂直同期信号を内部クロックで計数して出力すると
いうように、アナログ入力信号をディジタル信号に置き
かえて利用されるようになってきた。
以下図面を参照しながら、従来の垂直同期装置の一列に
ついて説明する。
ついて説明する。
第７図は従来例の垂直同期装置の回路を示すものである
。
。
同図において、１は水平周波数の２倍の周波数を有する
クロックパルスの入力端子、５はこのクロックパルスを
カウントダウンするとともに基準計数パルスＥ１ウィン
ドウパルスＮ及びｗｌ出力するカウンタ／デコーダであ
る。２は複合同期信号から分離された垂直同期信号の入
力端子、６はこの垂直同期信号とウィンドウパルスＮ又
はＷとの実質的なＡＮＤ演算を行うウィンドウゲート回
路、１４は垂直同期信号とクロックパルスを入力とする
ラッチ回路による入力パルス検出回路、１６は所要のパ
ルス幅を持った出力パルスを作成する出力パルス発生回
路、１６は垂直同期出力端子である。１１は垂直同期出
力を基準計数パルスＥ及びその遅延パルスと比較して出
力を発生する一致検出回路、１２はウィンドウパルス切
替信号を発生するｎフィールド遅延回路である。
クロックパルスの入力端子、５はこのクロックパルスを
カウントダウンするとともに基準計数パルスＥ１ウィン
ドウパルスＮ及びｗｌ出力するカウンタ／デコーダであ
る。２は複合同期信号から分離された垂直同期信号の入
力端子、６はこの垂直同期信号とウィンドウパルスＮ又
はＷとの実質的なＡＮＤ演算を行うウィンドウゲート回
路、１４は垂直同期信号とクロックパルスを入力とする
ラッチ回路による入力パルス検出回路、１６は所要のパ
ルス幅を持った出力パルスを作成する出力パルス発生回
路、１６は垂直同期出力端子である。１１は垂直同期出
力を基準計数パルスＥ及びその遅延パルスと比較して出
力を発生する一致検出回路、１２はウィンドウパルス切
替信号を発生するｎフィールド遅延回路である。
以上のように構成された垂直同期装置について、以下そ
の動作について説明する。
の動作について説明する。
第８図は第７図中の各部の電圧波形を示すものである。
まず、クロックパルスａの上の数字はカウンタ５の計数
値である。いま、（イ）において、垂直同期信号Ｃの前
縁が実線及び破線で示すような計数値［５２２Ｊと「６
２３」の間にある場合を考える。
値である。いま、（イ）において、垂直同期信号Ｃの前
縁が実線及び破線で示すような計数値［５２２Ｊと「６
２３」の間にある場合を考える。
このとき” ＋ ’ ＋ ｐ＋ ｑの各点の波形は図の
ようになシ、垂直同期出力パルスｑの前縁は計数値「５
２３Ｊ、後縁は計数値「５２４．５Ｊで、垂直同期信号
が５２５クロツク周期であれば次のフィールドよシ垂直
同期出力パルスｑの前縁は計数値「５２４」、後縁は「
５２６，５Ｊとなシ、５２５周期で計数される。
ようになシ、垂直同期出力パルスｑの前縁は計数値「５
２３Ｊ、後縁は計数値「５２４．５Ｊで、垂直同期信号
が５２５クロツク周期であれば次のフィールドよシ垂直
同期出力パルスｑの前縁は計数値「５２４」、後縁は「
５２６，５Ｊとなシ、５２５周期で計数される。
次に、（ロ）において、垂直同期信号Ｃの前縁が実線及
び破線で示すような計数値［５２４Ｊと「５２５Ｊの間
にある場合を考える。このとき、” ＋ ’ ＋ ｐ＋
ｑの各点では図のようになシ、垂直同期出力パルスｑ
の前縁は計数値［５２５Ｊ、後縁は計数値「５２６．５
Ｊで、垂直同期信号が５２５クロツク周期であれば、
次のフィールドよシ垂直同期出力パルスｑの前縁は計数
値「５２４」、後縁は「５２５，５ Ｊとなシ、５２５
周期で計数される。
び破線で示すような計数値［５２４Ｊと「５２５Ｊの間
にある場合を考える。このとき、” ＋ ’ ＋ ｐ＋
ｑの各点では図のようになシ、垂直同期出力パルスｑ
の前縁は計数値［５２５Ｊ、後縁は計数値「５２６．５
Ｊで、垂直同期信号が５２５クロツク周期であれば、
次のフィールドよシ垂直同期出力パルスｑの前縁は計数
値「５２４」、後縁は「５２５，５ Ｊとなシ、５２５
周期で計数される。
また、このとき、垂直同期信号Ｃの前縁から垂直同期出
力パルスｑの前縁までは一定値となシ、安定に同期して
いる。
力パルスｑの前縁までは一定値となシ、安定に同期して
いる。
発明が解決しようとする問題点
しかしながら、上記のような構成では、垂直同期信号Ｃ
がクロック波形ａの立下がシに接近した場合や、接近し
しかもその周期が５２５クロツクでなく、（５２５−α
）クロックと（６２６＋α）クロックの繰返し信号（０
くαく１）の場合においては、垂直同期信号Ｃの前縁か
ら垂直同期出力パルスｑの前縁までが一定値とならない
。（第８図（Ａ）のｑと向のｑの比較参照）０ 実際、クロック波形ａは水平ＰＬＬ回路よシ得ており、
そのシステムにおいて排他的論理和型の位相比較器を用
いた場合はこのクロック波形ａの位相は大きく変化する
ものとなるし、また、垂直同期信号Ｃは複合同期信号か
ら積分回路によシ分離して得ておシ、その前縁の位相は
クロック波形ａと無関係であるとともに積分定数によシ
変化し、かつ奇数フィールドと偶数フィールドで若干差
が生じる。
がクロック波形ａの立下がシに接近した場合や、接近し
しかもその周期が５２５クロツクでなく、（５２５−α
）クロックと（６２６＋α）クロックの繰返し信号（０
くαく１）の場合においては、垂直同期信号Ｃの前縁か
ら垂直同期出力パルスｑの前縁までが一定値とならない
。（第８図（Ａ）のｑと向のｑの比較参照）０ 実際、クロック波形ａは水平ＰＬＬ回路よシ得ており、
そのシステムにおいて排他的論理和型の位相比較器を用
いた場合はこのクロック波形ａの位相は大きく変化する
ものとなるし、また、垂直同期信号Ｃは複合同期信号か
ら積分回路によシ分離して得ておシ、その前縁の位相は
クロック波形ａと無関係であるとともに積分定数によシ
変化し、かつ奇数フィールドと偶数フィールドで若干差
が生じる。
以上のような理由から、前述したように垂直同期信号Ｃ
の前縁から垂直同期出力パルスｑの前縁までが一定値と
ならず、具体的には５２４クロツクと５２６クロツクの
繰返し周期となることによって垂直同期が乱れるという
問題点を有していた。
の前縁から垂直同期出力パルスｑの前縁までが一定値と
ならず、具体的には５２４クロツクと５２６クロツクの
繰返し周期となることによって垂直同期が乱れるという
問題点を有していた。
本発明は、上記問題点に鑑み、垂直同期信号Ｃ自体の位
相変動及び垂直同期信号Ｃとクロック波形ａの位相関係
の変化があっても垂直同期が乱れることのない垂直同期
装置を提供することを目的とするものである。
相変動及び垂直同期信号Ｃとクロック波形ａの位相関係
の変化があっても垂直同期が乱れることのない垂直同期
装置を提供することを目的とするものである。
問題点を解決するための手段
上記問題点を解決するために、本発明の垂直同期装置は
、垂直同期信号が入力されるカウンタの計数値によって
、垂直同期出力パルスの前縁及び後縁を制御して発生す
る回路を備えたものである。
、垂直同期信号が入力されるカウンタの計数値によって
、垂直同期出力パルスの前縁及び後縁を制御して発生す
る回路を備えたものである。
作用
本発明は、上記した回路によって、垂直同期信号は２ク
ロック分の位相余裕を持ち、この位相よ）前あるいは後
ろにずれると次のフィールドで位相余裕の中心（はぼ前
後１クロック）に入るようにカウンタの計数値を補正す
る。したがって、その後、垂直同期信号自体の位相変化
及び垂直同期信号とクロックの位相関係の変化が１クロ
ツク以内であれば垂直同期は乱れない。したがって、同
期が乱れたまま持続することがないこととなろう実施例 以下本発明の一実施例の垂直同期装置について、図面を
参照しながら説明する。
ロック分の位相余裕を持ち、この位相よ）前あるいは後
ろにずれると次のフィールドで位相余裕の中心（はぼ前
後１クロック）に入るようにカウンタの計数値を補正す
る。したがって、その後、垂直同期信号自体の位相変化
及び垂直同期信号とクロックの位相関係の変化が１クロ
ツク以内であれば垂直同期は乱れない。したがって、同
期が乱れたまま持続することがないこととなろう実施例 以下本発明の一実施例の垂直同期装置について、図面を
参照しながら説明する。
第１図は本発明の一実施例における垂直同期装置の回路
を示すものである。
を示すものである。
同図において、１は水平周波数の２倍の周波数のクロッ
クパルスの入力端子、５はこのクロックパルス？垂直周
波数までカウントダウンするとともに基準計数出力Ｅ、
ウィンドウパルスＮ及ヒＷを出力するカウンタ／デコー
ダである。２は複合同期信号から分離された垂直同期信
号の入力端子、６はこの垂直同期信号とウィンドウパル
スＮ又はＷの実質的なＡＮＤ演算を行うウィンドウゲー
ト回路、７は垂直同期信号とクロックパルスとを入力と
し所要のパルスを抜取る入力パルス抜取回路、８はこの
抜取パルスをカウンタの基準計数出力Ｅと比較し、出力
パルスの前縁を制御して発生する出力パルス前縁発生回
路、９は抜取パルスをカウンタの基準計数出力Ｅと比較
し出力パルスの後縁を制御すべく計数を補正する計数補
正回路、１゜はその計数により出力パルスの後縁を調整
して発生する出力パルス後縁発生回路、１１は垂直同期
出力を基準計数出力Ｅ及びそのディレィパルスと比較し
て出力を発生する一致検出回路、１２はウィンドウパル
ス切替信号を発生するｎフィールド遅延回路である。１
３は垂直同期出力端子、３゜４はＤフリップフロップの
リセット入力端子である。
クパルスの入力端子、５はこのクロックパルス？垂直周
波数までカウントダウンするとともに基準計数出力Ｅ、
ウィンドウパルスＮ及ヒＷを出力するカウンタ／デコー
ダである。２は複合同期信号から分離された垂直同期信
号の入力端子、６はこの垂直同期信号とウィンドウパル
スＮ又はＷの実質的なＡＮＤ演算を行うウィンドウゲー
ト回路、７は垂直同期信号とクロックパルスとを入力と
し所要のパルスを抜取る入力パルス抜取回路、８はこの
抜取パルスをカウンタの基準計数出力Ｅと比較し、出力
パルスの前縁を制御して発生する出力パルス前縁発生回
路、９は抜取パルスをカウンタの基準計数出力Ｅと比較
し出力パルスの後縁を制御すべく計数を補正する計数補
正回路、１゜はその計数により出力パルスの後縁を調整
して発生する出力パルス後縁発生回路、１１は垂直同期
出力を基準計数出力Ｅ及びそのディレィパルスと比較し
て出力を発生する一致検出回路、１２はウィンドウパル
ス切替信号を発生するｎフィールド遅延回路である。１
３は垂直同期出力端子、３゜４はＤフリップフロップの
リセット入力端子である。
以上のように構成された垂直同期装置について、以下そ
の動作について説明する。
の動作について説明する。
第２図〜第５図は第１図中の各部の電圧波形を示すもの
であシ、垂直同期信号Ｃの位相とカウンタ５の計数値に
よシ４通シの場合について考える。
であシ、垂直同期信号Ｃの位相とカウンタ５の計数値に
よシ４通シの場合について考える。
各々の図において、（イ）は（７）に続く次のフィール
ドでの電圧波形を示す。
ドでの電圧波形を示す。
また、カウンタ６の基準計数出力すの前縁は計数値「６
２２」、後縁は計数値［５２４Ｊとなっている。
２２」、後縁は計数値［５２４Ｊとなっている。
まず、第２図■において、垂直同期信号０の前縁が、実
線及び破線で示すような計数値「ｓ２ｏ、ｔｓＪとｌ−
５２１，５Ｊの間にある場合を考える。クロックａと垂
直同期信号ａ’６人力とするラッチの一方の出力ｄは図
のようになシ、入力パルス抜取回路アの出力ｆが得られ
る。この出力ｆと基準計数出力ｂｆ、入力とするラッチ
の出力ｇは、このとき基準計数出力すが発生せず低レベ
ルであるためｆの逆極性の波形が得られる。そして、出
力パルス前縁発生回路の出力りはｇの後縁「６２１．５
」 で立上がるパルスとなる。また、計数補正回路９の
出力ｉはｈパルスが立上ってから３クロツクを発生し、
出力パルス後縁発生回路１０に入力する。出力パルス後
縁発生回路１０の出力ｊはｉパルスの３クロツク目［５
２４Ｊで立下がるパルスとなる。
線及び破線で示すような計数値「ｓ２ｏ、ｔｓＪとｌ−
５２１，５Ｊの間にある場合を考える。クロックａと垂
直同期信号ａ’６人力とするラッチの一方の出力ｄは図
のようになシ、入力パルス抜取回路アの出力ｆが得られ
る。この出力ｆと基準計数出力ｂｆ、入力とするラッチ
の出力ｇは、このとき基準計数出力すが発生せず低レベ
ルであるためｆの逆極性の波形が得られる。そして、出
力パルス前縁発生回路の出力りはｇの後縁「６２１．５
」 で立上がるパルスとなる。また、計数補正回路９の
出力ｉはｈパルスが立上ってから３クロツクを発生し、
出力パルス後縁発生回路１０に入力する。出力パルス後
縁発生回路１０の出力ｊはｉパルスの３クロツク目［５
２４Ｊで立下がるパルスとなる。
垂直同期出力にはｈとｊのＨＡＮＤ演算で得られ、前縁
が「ｓ２１．５Ｊ、後縁が「５２４４のパルスとなる。
が「ｓ２１．５Ｊ、後縁が「５２４４のパルスとなる。
計数値「５２１．５Ｊで、カウンタ６をリセットしてい
るため、当然ながら、基準計数出力す及びディレィパル
スｅは発生せず、一致検出回路１１の出力ｍは低レベル
である。上記のように、（７）においてｋｄｉ 「ｓ
２４ Ｊでカウンタ５のリセットを解除するため、次の
フィールド（イ）において、垂直同期信号Ｃの前縁は「
５２１．５Ｊと「ｓ２２．ｓＪＯ間になる。このときの
動作は第３回倒において説明する。
るため、当然ながら、基準計数出力す及びディレィパル
スｅは発生せず、一致検出回路１１の出力ｍは低レベル
である。上記のように、（７）においてｋｄｉ 「ｓ
２４ Ｊでカウンタ５のリセットを解除するため、次の
フィールド（イ）において、垂直同期信号Ｃの前縁は「
５２１．５Ｊと「ｓ２２．ｓＪＯ間になる。このときの
動作は第３回倒において説明する。
第３図（７）において、垂直同期信号Ｃの前縁が実線及
び破線で示すような計数値「ｓ２１．ｓＪと「５２２．
５Ｊの間にある場合を考える。クロックａと垂直同期信
号ｃｌ入力とするラッチの一方の出力ｄは図のようにな
シ、これを後の回路で第１のパルスのみを抜取シ、出力
ｆが得られる。この出力ｆと基準計数出力すを入力とす
るラッチの出力ｇは、ｆの前縁で立上がシ、ｂの後縁で
立下がるパルスとなる。そして出力パルス前縁発生回路
の出力りはｇの後縁［５２４，Ｊで立上がるパルスとな
る。また、計数補正回路９の出力ｉは、ｆで１クロツク
を発生しｈが立上ってから２クロツクを発生し、出力パ
ルス後縁発生回路１ｏに入力する。
び破線で示すような計数値「ｓ２１．ｓＪと「５２２．
５Ｊの間にある場合を考える。クロックａと垂直同期信
号ｃｌ入力とするラッチの一方の出力ｄは図のようにな
シ、これを後の回路で第１のパルスのみを抜取シ、出力
ｆが得られる。この出力ｆと基準計数出力すを入力とす
るラッチの出力ｇは、ｆの前縁で立上がシ、ｂの後縁で
立下がるパルスとなる。そして出力パルス前縁発生回路
の出力りはｇの後縁［５２４，Ｊで立上がるパルスとな
る。また、計数補正回路９の出力ｉは、ｆで１クロツク
を発生しｈが立上ってから２クロツクを発生し、出力パ
ルス後縁発生回路１ｏに入力する。
出力パルス後縁発生回路１ｏの出力ｊはｉの３クロツク
目の「５２６」で立下がるパルスとなる。
目の「５２６」で立下がるパルスとなる。
垂直同期出力にはｈとｊのＮＡＮＤ演算で得られ前縁が
「６２４」で後縁がｌ’−５２５Ｊのパルスとなる。一
致検出回路１１よ多出力ｎが得られる。
「６２４」で後縁がｌ’−５２５Ｊのパルスとなる。一
致検出回路１１よ多出力ｎが得られる。
上記のように、（７）においてｋが「５２５」でカウン
タ５のリセットを解除するため、次のフィールド（イ）
も（ト）と同じ繰返しとなる。
タ５のリセットを解除するため、次のフィールド（イ）
も（ト）と同じ繰返しとなる。
第４図■は垂直同期信号Ｃの前縁が実線及び破線で示す
ような計数値「５２２．５Ｊと「ｓ２３．５Ｊの間にあ
る場合で、垂直同期出力には前縁が１”５２４Ｊで後縁
がｌ−５２５Ｊのパルスとなる。
ような計数値「５２２．５Ｊと「ｓ２３．５Ｊの間にあ
る場合で、垂直同期出力には前縁が１”５２４Ｊで後縁
がｌ−５２５Ｊのパルスとなる。
次のフィールド（イ）も（７）と同じ繰返しとなる。
第５図（ト）は垂直同期信号Ｃの前縁が計数値「５２３
．６」と「５２４Ｊ の間にある場合で、垂直同期出力
には前縁が［５２４，５Ｊで後縁が「５２ｅＪの″ルス
となる。このとき、基準計数出力すの後縁は「５２４
Ｊ、ディレィパルスｌの後縁は「５２４．５Ｊであるた
め、一致検出回路１１の出力ｍは低レベルのままである
。
．６」と「５２４Ｊ の間にある場合で、垂直同期出力
には前縁が［５２４，５Ｊで後縁が「５２ｅＪの″ルス
となる。このとき、基準計数出力すの後縁は「５２４
Ｊ、ディレィパルスｌの後縁は「５２４．５Ｊであるた
め、一致検出回路１１の出力ｍは低レベルのままである
。
また、上記のように、■においてｋが「５２６Ｊでカウ
ンタ５のリセットを解除するため、次のフィールド（イ
）において垂直同期信号Ｃの前縁は「５２２．５Ｊと「
５２３．５Ｊの間になる。このときの動作は、前記した
第４図（７）と同一である。
ンタ５のリセットを解除するため、次のフィールド（イ
）において垂直同期信号Ｃの前縁は「５２２．５Ｊと「
５２３．５Ｊの間になる。このときの動作は、前記した
第４図（７）と同一である。
以上のように、第２図よシ第５図までを用いて説明した
動作を、垂直同期信号Ｃと垂直同期出力ｋ及び一致検出
出力ｍの関係に限って表わすと第６図のようになる。
動作を、垂直同期信号Ｃと垂直同期出力ｋ及び一致検出
出力ｍの関係に限って表わすと第６図のようになる。
第６図（イ）、仲）、（ハ）において、Ｃ１の矢印はあ
るフィールドでの垂直同期信号Ｃの入力範囲、ｋはその
ときの垂直同期出力、ｍはそのときの一致検出出力、Ｃ
２は次のフィールドでの垂直同期信号Ｃの入力範囲であ
る。いま、カウンタ５の計数値を基準にすると、図のよ
うに表わされる。（イ）は第２図で示した動作、（ロ）
は第３図、第４図で示した動作、（ハ）は第５図で示し
た動作である。
るフィールドでの垂直同期信号Ｃの入力範囲、ｋはその
ときの垂直同期出力、ｍはそのときの一致検出出力、Ｃ
２は次のフィールドでの垂直同期信号Ｃの入力範囲であ
る。いま、カウンタ５の計数値を基準にすると、図のよ
うに表わされる。（イ）は第２図で示した動作、（ロ）
は第３図、第４図で示した動作、（ハ）は第５図で示し
た動作である。
第６図で明らかな様に、垂直同期信号Ｃは、Ｃ１が計数
値ｌ−５２１，５４より少し前であるとＣ２が計数値「
ｓ２２．５Ｊよシ少し前に、またＣ１が計数値１５２ａ
、ｓＪよシ少し後ろであればＣ２が計数値「６２２．５
」より少し後ろになり、計数値「５２２．６」を中心に
前後１クロック以内はＣ１とＣ２が変化せず安定である
。
値ｌ−５２１，５４より少し前であるとＣ２が計数値「
ｓ２２．５Ｊよシ少し前に、またＣ１が計数値１５２ａ
、ｓＪよシ少し後ろであればＣ２が計数値「６２２．５
」より少し後ろになり、計数値「５２２．６」を中心に
前後１クロック以内はＣ１とＣ２が変化せず安定である
。
したがって、クロックパルスａを基準にしたとき、垂直
同期信号Ｃの位相変化が前後１クロック以内であれば、
次のフィールド以降では垂直同期出力には安定となシ、
このとき一致検出出力ｍが発生する。
同期信号Ｃの位相変化が前後１クロック以内であれば、
次のフィールド以降では垂直同期出力には安定となシ、
このとき一致検出出力ｍが発生する。
したがって、垂直同期信号Ｃの小さな位相変動によって
常に垂直同期出力ｋが前後するといった不安定な状態を
繰返すことがなく、垂直同期が安定化される。
常に垂直同期出力ｋが前後するといった不安定な状態を
繰返すことがなく、垂直同期が安定化される。
以上のように、本実施列によれば、垂直同期信号が入力
されるカウンタ計数値によって、垂直同期出力パルスの
前縁及び後縁を制御して発生する回路を備えたことによ
シ、垂直同期信号は２クロック分の位相余裕を持ち、こ
の位相よシ前あるいは後ろにずれると次のフィールドで
位相余裕の中心（はぼ前後１クロック）に入るよう計数
を補正する。したがって、その後、垂直同期信号自体の
位相変動及び垂直同期信号とクロックの位相関係の変化
が１クロック以内であれば垂直同期は乱れない。したが
って、同期が乱れたまま持続することがないため、垂直
同期が極めて安定化できる。
されるカウンタ計数値によって、垂直同期出力パルスの
前縁及び後縁を制御して発生する回路を備えたことによ
シ、垂直同期信号は２クロック分の位相余裕を持ち、こ
の位相よシ前あるいは後ろにずれると次のフィールドで
位相余裕の中心（はぼ前後１クロック）に入るよう計数
を補正する。したがって、その後、垂直同期信号自体の
位相変動及び垂直同期信号とクロックの位相関係の変化
が１クロック以内であれば垂直同期は乱れない。したが
って、同期が乱れたまま持続することがないため、垂直
同期が極めて安定化できる。
なお本実施列では、垂直周波数が水平周波数の２倍の周
波数の１１５２５であるＮＴＳＧ信号に対する垂直同期
装置について説明したが、垂直周波数が水平周波数の２
倍の周波数の１／６２５であるＣ０ＩＲ信号に対する垂
直同期装置についても、カウンタ／デコーダの出力Ｅ、
Ｎ、Ｗを６２５周期用から６２６周期用の値に変更する
だけで、本実施例と同一の効果が得られる。
波数の１１５２５であるＮＴＳＧ信号に対する垂直同期
装置について説明したが、垂直周波数が水平周波数の２
倍の周波数の１／６２５であるＣ０ＩＲ信号に対する垂
直同期装置についても、カウンタ／デコーダの出力Ｅ、
Ｎ、Ｗを６２５周期用から６２６周期用の値に変更する
だけで、本実施例と同一の効果が得られる。
発明の効果
以上のように、本発明によれば、入力される垂直同期信
号を水平周波数の２倍の周波数のクロックパルスを分周
するカウンタの基準計数出力と比較して、出力パルスの
前縁を制御して発生する回路と、出力パルスの制御を調
整して発生する回路とを備えたことによシ、垂直同期信
号自体の位相変動及び垂直同期信号とクロックの位相関
係の変化に対する垂直同期の乱れを無くすることができ
るものである。
号を水平周波数の２倍の周波数のクロックパルスを分周
するカウンタの基準計数出力と比較して、出力パルスの
前縁を制御して発生する回路と、出力パルスの制御を調
整して発生する回路とを備えたことによシ、垂直同期信
号自体の位相変動及び垂直同期信号とクロックの位相関
係の変化に対する垂直同期の乱れを無くすることができ
るものである。
第１図は本発明の一実施例における垂直同期装置の回路
図、第２図〜第６図は第１図中の各部の電圧波形図、第
６図は同回路の動作説明図、第７図は従来列の垂直同期
装置の回路図、第８図はその各部の電圧波形図である。 １・・・・・・クロック入力端子、２・・・・・・垂直
同期信号入力端子、３，４・・・・・・リセット入力端
子、７・・・・・・入力パルス抜取回路、８・・・・・
・出力パルス前縁発生回路、９・・・・・・計数補正回
路、１ｏ・・・・・・出力パルス後縁発生回路、１１・
・・・・・一致検出回路、１３．１６・・・・・・垂直
同期出力端子、１４・・・・・・入力パルス検出回路、
１５・・・・・・出力パルス発生回路。 代理人の氏名 弁理士 市 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第５図 第６図 第７図
図、第２図〜第６図は第１図中の各部の電圧波形図、第
６図は同回路の動作説明図、第７図は従来列の垂直同期
装置の回路図、第８図はその各部の電圧波形図である。 １・・・・・・クロック入力端子、２・・・・・・垂直
同期信号入力端子、３，４・・・・・・リセット入力端
子、７・・・・・・入力パルス抜取回路、８・・・・・
・出力パルス前縁発生回路、９・・・・・・計数補正回
路、１ｏ・・・・・・出力パルス後縁発生回路、１１・
・・・・・一致検出回路、１３．１６・・・・・・垂直
同期出力端子、１４・・・・・・入力パルス検出回路、
１５・・・・・・出力パルス発生回路。 代理人の氏名 弁理士 市 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第５図 第６図 第７図
Claims (1)
- テレビジョン複合同期信号から分離された垂直同期信号
が入力される入力端子と、水平周波数の２倍の周波数の
クロックパルスを垂直周波数までカウントダウンするカ
ウンタと、前記垂直同期信号を前記クロックパルスに重
ね且つ垂直同期信号期間中の第１番目のパルスのみを抜
取る回路と、垂直同期の出力パルスを作成する回路と、
前記抜取ったパルスと前記カウンタの基準計数出力とを
比較し前記出力パルス発生回路の出力パルスの前縁を制
御する回路と、前記抜取ったパルスを前記カウンタの基
準計数出力と比較して前記出力パルス発生回路の出力パ
ルスの後縁を制御すべく計数値を補正する回路と、その
計数出力により前記出力パルス発生回路の出力パルスの
後縁を制御する回路と、前記出力パルスと前記カウンタ
の基準計数出力とを比較して周期の一致または不一致を
検出する回路とを備えたことを特徴とする垂直同期装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278260A JP2506649B2 (ja) | 1985-12-11 | 1985-12-11 | 垂直同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278260A JP2506649B2 (ja) | 1985-12-11 | 1985-12-11 | 垂直同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62136972A true JPS62136972A (ja) | 1987-06-19 |
| JP2506649B2 JP2506649B2 (ja) | 1996-06-12 |
Family
ID=17594858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60278260A Expired - Lifetime JP2506649B2 (ja) | 1985-12-11 | 1985-12-11 | 垂直同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506649B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141392A (ja) * | 1989-10-27 | 1991-06-17 | Nec Ic Microcomput Syst Ltd | 水平同期パルス計測回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4914024A (ja) * | 1972-05-16 | 1974-02-07 |
-
1985
- 1985-12-11 JP JP60278260A patent/JP2506649B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4914024A (ja) * | 1972-05-16 | 1974-02-07 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141392A (ja) * | 1989-10-27 | 1991-06-17 | Nec Ic Microcomput Syst Ltd | 水平同期パルス計測回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2506649B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709966B1 (en) | Phase detector with ternary output | |
| US7970092B2 (en) | Phase comparator and regulation circuit | |
| US4380815A (en) | Simplified NRZ data phase detector with expanded measuring interval | |
| US5105160A (en) | Phase comparator using digital and analogue phase detectors | |
| US5694068A (en) | Digital phase-locked loop (PLL) having multilevel phase comparators | |
| CZ281757B6 (cs) | Obvod pro generování časovacích signálů pro zpracování obrazů synchronizovaných se zobrazením | |
| US4335403A (en) | Horizontal countdown system for television receivers | |
| US6741291B1 (en) | Synchronous signal detection with noise rejection | |
| US4224639A (en) | Digital synchronizing circuit | |
| JPS62136972A (ja) | 垂直同期装置 | |
| JPH01144738A (ja) | ウインドウ法同期保護回路 | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| JPS5923983A (ja) | サンプリングパルス発生回路 | |
| US7242734B2 (en) | Frame boundary discriminator | |
| JPH04127617A (ja) | 位相差パルス信号の分周装置 | |
| KR950007610B1 (ko) | 텔레비젼 수상기의 2배속 편향동기신호발생 시스템 | |
| JPS6163111A (ja) | デイジタルｐｌｌ回路 | |
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JPS6449314A (en) | Correcting method for out of synchronism of signal | |
| JPH0340667A (ja) | ビデオ信号の同期回路 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPS61253922A (ja) | デイジタル位相比較器 | |
| JPS632469A (ja) | 垂直同期信号分離回路 | |
| JPH04207576A (ja) | 垂直同期信号処理回路 | |
| JPS59205844A (ja) | デジタル位相同期回路 |