JPS62142403A - ソ−スホロワ回路 - Google Patents
ソ−スホロワ回路Info
- Publication number
- JPS62142403A JPS62142403A JP28378385A JP28378385A JPS62142403A JP S62142403 A JPS62142403 A JP S62142403A JP 28378385 A JP28378385 A JP 28378385A JP 28378385 A JP28378385 A JP 28378385A JP S62142403 A JPS62142403 A JP S62142403A
- Authority
- JP
- Japan
- Prior art keywords
- source follower
- tft
- source
- follower circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 230000005669 field effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 206010052804 Drug tolerance Diseases 0.000 description 1
- 241000233866 Fungi Species 0.000 description 1
- 241000269821 Scombridae Species 0.000 description 1
- 229910021551 Vanadium(III) chloride Inorganic materials 0.000 description 1
- -1 amorphous silicon Chemical compound 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000026781 habituation Effects 0.000 description 1
- 235000020640 mackerel Nutrition 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QLNWXBAGRTUKKI-UHFFFAOYSA-N metacetamol Chemical compound CC(=O)NC1=CC=CC(O)=C1 QLNWXBAGRTUKKI-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- HQYCOEXWFMFWLR-UHFFFAOYSA-K vanadium(iii) chloride Chemical compound [Cl-].[Cl-].[Cl-].[V+3] HQYCOEXWFMFWLR-UHFFFAOYSA-K 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜トランジスタ〔以下、ＴＦＴと略記する
。〕を用いて構６Ｅされたソースホロワ回路に関する。
。〕を用いて構６Ｅされたソースホロワ回路に関する。
本発明の利用分野は、ドライバー回路を内蔵したアクテ
ィブマトリクス液晶パネル、固体撮像装【り等が考ズら
れる。
ィブマトリクス液晶パネル、固体撮像装【り等が考ズら
れる。
〔発明の概要］
本発明は、ＭＯＳＦＥＴによるソースホロワ回路におい
て、ソースホロワＦｆｆｉＴを第一の導電型のＴＦＴで
、負＃電流源を第二の導電型のＴＦＴで形成し、該負荷
電流源を成すＴＦＴのゲートをｏＴ＆バイアス回路に接
続することによって、ＴＦ’Ｔが有する非線形な特性を
補償し理想的なソースホロワ回路を実現するものである
。
て、ソースホロワＦｆｆｉＴを第一の導電型のＴＦＴで
、負＃電流源を第二の導電型のＴＦＴで形成し、該負荷
電流源を成すＴＦＴのゲートをｏＴ＆バイアス回路に接
続することによって、ＴＦ’Ｔが有する非線形な特性を
補償し理想的なソースホロワ回路を実現するものである
。
［従来の技術］
ＭＯＳＦ’ＥＴを用いた従来のソースホロワ回路は、１
７４５１ｍＫ示す様に単結晶ＭＯＳＦＥＴ １０３と定
電流源１０４とから成っていた。ＭＯＳＦｌｎＴによる
ソースホロワ回路は、従来、文献”ＡＬｉｑｕｉａ Ｃ
ｒｙｓｔａｌ ＴＶ Ｄｉｕｐｌａｙ Ｐａｎｅｌ ｗ
ｉｔｈＤｒｉｖｅｒｓ”（Ｔ 、 Ｙａｍａｓａｋｉ
ｅｔ ａｌ 、 Ｓより９８２Ｄ工ＧＢＳＴ ｐｐ、
４８−４９） に示さる様に、ドライバー回路を内観
したアクティブマトリクス液晶ディスプレイ等に利用さ
れていた。
７４５１ｍＫ示す様に単結晶ＭＯＳＦＥＴ １０３と定
電流源１０４とから成っていた。ＭＯＳＦｌｎＴによる
ソースホロワ回路は、従来、文献”ＡＬｉｑｕｉａ Ｃ
ｒｙｓｔａｌ ＴＶ Ｄｉｕｐｌａｙ Ｐａｎｅｌ ｗ
ｉｔｈＤｒｉｖｅｒｓ”（Ｔ 、 Ｙａｍａｓａｋｉ
ｅｔ ａｌ 、 Ｓより９８２Ｄ工ＧＢＳＴ ｐｐ、
４８−４９） に示さる様に、ドライバー回路を内観
したアクティブマトリクス液晶ディスプレイ等に利用さ
れていた。
ｃ発ＢＡが解決しようとする問題点」
しかしながら、ソースホロワ回路をドライバー内帳アク
ティブマトリクスパネルに応用しようとした場合、従来
の技術に述べた様な単結晶シリコンＭ ＯＳ Ｆ Ｅ
Ｔを用いることはパネルの表示品質の上で問題が多い。
ティブマトリクスパネルに応用しようとした場合、従来
の技術に述べた様な単結晶シリコンＭ ＯＳ Ｆ Ｅ
Ｔを用いることはパネルの表示品質の上で問題が多い。
その最大の理由は、単結晶シリコン基板に形成されたア
クティブマトリクスパネルは不透明であるため、背後か
ら光を照射する透過型ディスプレイとして用いることが
出来ず、従ってカラー表示も難しいことにある６以上の
様な表示上の理由から、ソースホロワ回路を透明な絶縁
基板ヒにＴＦＴで形成する必・女が生ずる。
クティブマトリクスパネルは不透明であるため、背後か
ら光を照射する透過型ディスプレイとして用いることが
出来ず、従ってカラー表示も難しいことにある６以上の
様な表示上の理由から、ソースホロワ回路を透明な絶縁
基板ヒにＴＦＴで形成する必・女が生ずる。
トコ口で、シリコン薄ｈ４ （例λばアモルファスシリ
コン、多結晶シリコン）によるＴＦＴの特性は単結晶シ
リコンＭ ＯＳ Ｆ Ｅ Ｔのそれに比べて劣っており
、次の様な特徴を竹する・ （１） 閾値電圧が高く、キャリア＃動度が低い。
コン、多結晶シリコン）によるＴＦＴの特性は単結晶シ
リコンＭ ＯＳ Ｆ Ｅ Ｔのそれに比べて劣っており
、次の様な特徴を竹する・ （１） 閾値電圧が高く、キャリア＃動度が低い。
従ってオン電流が低い。
（２）飽和領域における定電流性に乏しい。またゲート
電圧に対するドレイノ紙流のリニアリティに欠ける。
電圧に対するドレイノ紙流のリニアリティに欠ける。
（３）オン電流が大きい。
シリコン薄膜によるＴＦＴの特性カーブを単結晶シリコ
ンＭＯＳＦＦＴのそれと対比して第６図に示す。同図（
ａ）の１１４及び同図（ｃ）がＴＦＴの特性、同図（ａ
）の１１３及び同図（ｂ）が単結晶シリコンＭＯＳＦＥ
Ｔ（７）％性である。単体トランジスタの特性に以上の
様な差があるため、ソースホロワ回路の性能にも差が現
われ、ＴＦＴによるソースホロワ回路は単結晶ＭＯＳＦ
’Ｊ！ＸＴによるソースホロ’７に比べて次の点で劣る
。
ンＭＯＳＦＦＴのそれと対比して第６図に示す。同図（
ａ）の１１４及び同図（ｃ）がＴＦＴの特性、同図（ａ
）の１１３及び同図（ｂ）が単結晶シリコンＭＯＳＦＥ
Ｔ（７）％性である。単体トランジスタの特性に以上の
様な差があるため、ソースホロワ回路の性能にも差が現
われ、ＴＦＴによるソースホロワ回路は単結晶ＭＯＳＦ
’Ｊ！ＸＴによるソースホロ’７に比べて次の点で劣る
。
（１）入力信号に対する出力信号のレベルシフト量が大
きい。
きい。
（２）入力信号と出力信号の間のりニアリテイが乏しい
。
。
本発明は、以上の様な、シリコン薄１ｇ Ｔ Ｐ Ｔに
よるソースホロワ回路に特有の問題点を解決し、高性能
なソースホロワ回路を提供することを目的とする。
よるソースホロワ回路に特有の問題点を解決し、高性能
なソースホロワ回路を提供することを目的とする。
本発明のノースホロワ回路は、第一の導電型のソースホ
ロワ動作するＴＦＴと負荷電流源を成す第二の導電型の
ＴＦＴとをＩＫ列接続して成り、該第二の導電型のＴＦ
Ｔのゲートに薄膜素子によって構成された可変バイアス
回路を接続して成ることを特徴とする。
ロワ動作するＴＦＴと負荷電流源を成す第二の導電型の
ＴＦＴとをＩＫ列接続して成り、該第二の導電型のＴＦ
Ｔのゲートに薄膜素子によって構成された可変バイアス
回路を接続して成ることを特徴とする。
本発明の上記の構成によれば、前記負荷電流源の両端に
加わる電圧の大小に応じたＭＦ′Ｆ、が該負荷電流源を
成す第二の導電型のＴＦＴのゲートに供給される様に前
記ｃｉＴ変バイアス回路が動作する。
加わる電圧の大小に応じたＭＦ′Ｆ、が該負荷電流源を
成す第二の導電型のＴＦＴのゲートに供給される様に前
記ｃｉＴ変バイアス回路が動作する。
この結果、ソースホロワ動作する第二の極性のＴＦＴの
ゲート・ソース間電圧が常に一定に保たれ、ソースホロ
ワ回路のりニアリテイが得られる。
ゲート・ソース間電圧が常に一定に保たれ、ソースホロ
ワ回路のりニアリテイが得られる。
第５図に示すソースホロワ回路をＴＦＴで構成すると前
述の様な欠点が現われることを、説明する。まず、第５
図のソースホロワ回路を単結晶ＭＯＳＦＥＴで形成した
４会について述べる。
述の様な欠点が現われることを、説明する。まず、第５
図のソースホロワ回路を単結晶ＭＯＳＦＥＴで形成した
４会について述べる。
１０７は正電源、１０８は負電源である。ＭＯＳＦＥＴ
１０５は第６１馨１（ｂ）の１０９に示すトランジス
タ特性を持ち、定電流源１０４は第６ ＋菌（ｂ）の１
１０に示す特性を持つ。液晶パネルの様な容量性負荷を
駆動する場合、入力電圧（即ち負電源１０８からみた入
力端子１０５の電圧）に全く依存せずに定電流源１０４
の電流１直のみでＴＦＴ１０３のゲート・ソース間電圧
ＶＧｆｌＯが定まシ、その結果出力電圧ｖＯ（即ち負電
源ｉｎｓからみた出力端子１０６の電圧）は入力電圧■
工に対してｖｏｓｏだげレベルシフトされた電圧に定ま
る。即ち、次式が成９立つ。
１０５は第６１馨１（ｂ）の１０９に示すトランジス
タ特性を持ち、定電流源１０４は第６ ＋菌（ｂ）の１
１０に示す特性を持つ。液晶パネルの様な容量性負荷を
駆動する場合、入力電圧（即ち負電源１０８からみた入
力端子１０５の電圧）に全く依存せずに定電流源１０４
の電流１直のみでＴＦＴ１０３のゲート・ソース間電圧
ＶＧｆｌＯが定まシ、その結果出力電圧ｖＯ（即ち負電
源ｉｎｓからみた出力端子１０６の電圧）は入力電圧■
工に対してｖｏｓｏだげレベルシフトされた電圧に定ま
る。即ち、次式が成９立つ。
Ｖ Ｏ＝ Ｖ 工 ＋ ＶＧｓａ
（１１一方、第５図のソースホロワ回路において
、容量性負荷を駆動する。Ｉｊ！会、ＭＯＳＦＥＴ１０
３をＴＦＴで置き換えると次の様になる。ＴＦＴ１０５
は第６図（ｃ）の川に示すトランジスタ特性を持ち、定
電流源１０４は同図（Ｃ）の１１２に示す特性を持つ。
（１１一方、第５図のソースホロワ回路において
、容量性負荷を駆動する。Ｉｊ！会、ＭＯＳＦＥＴ１０
３をＴＦＴで置き換えると次の様になる。ＴＦＴ１０５
は第６図（ｃ）の川に示すトランジスタ特性を持ち、定
電流源１０４は同図（Ｃ）の１１２に示す特性を持つ。
このとき、Ｔ Ｆ Ｔ １０５の切作点１．！ｌ］らゲ
ート・ソース間電圧ＶＧ８は、ソースホロワ回路の入力
域圧Ｖ工に依存して定筐り、■工が小さい１１．￥Ｉ／
［ｉ［１＝ｙｅｓ、 、 Ｖ Ｉが大きい時Ｖｏ Ｂ
＝ ＶＧ ８１ となる。ただＬ、Ｖａ８． ）７ａ
ａ、。従って、ソースホロワ回路の入力電圧■工と出力
電圧ｖＯの関係は次の様になる。
ート・ソース間電圧ＶＧ８は、ソースホロワ回路の入力
域圧Ｖ工に依存して定筐り、■工が小さい１１．￥Ｉ／
［ｉ［１＝ｙｅｓ、 、 Ｖ Ｉが大きい時Ｖｏ Ｂ
＝ ＶＧ ８１ となる。ただＬ、Ｖａ８． ）７ａ
ａ、。従って、ソースホロワ回路の入力電圧■工と出力
電圧ｖＯの関係は次の様になる。
Ｖ工が小さいとき、ＶＯ＝Ｖ工＋Ｖｅｓ、 １２１
Ｖ工が大きいとき、ｖｏ＝ｖＩ＋ｙ＋ｉ ｓ ｔ
１ａｌ一般に ＶＯ＝ＶＩ＋ＶＣｌ３ ｉ４
まただし、ＶＧ［］はＶ工の関数。
Ｖ工が大きいとき、ｖｏ＝ｖＩ＋ｙ＋ｉ ｓ ｔ
１ａｌ一般に ＶＯ＝ＶＩ＋ＶＣｌ３ ｉ４
まただし、ＶＧ［］はＶ工の関数。
式＋１１と式（２）を図示すると第７図の様になる。同
図において、１１３はＶＯ＝Ｖ工の特性を、１１４は式
（１）の特性を、１１５は式（４）の特性を示したもの
である。
図において、１１３はＶＯ＝Ｖ工の特性を、１１４は式
（１）の特性を、１１５は式（４）の特性を示したもの
である。
本発明は、第７図の１１５に示される様な、ＴＦＴによ
るソースホロワ１ｆ２１路の非線型性を回路的な工夫で
補償し、同図１１４の様な入出力特性を持ったソースホ
ロワ回路會侍ようというものである。
るソースホロワ１ｆ２１路の非線型性を回路的な工夫で
補償し、同図１１４の様な入出力特性を持ったソースホ
ロワ回路會侍ようというものである。
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図に本発明のソースホロワ回路のブロック図を示す
。同図は本発明の基本的な４λ方を示したものである。
。同図は本発明の基本的な４λ方を示したものである。
同図（ａｔは第一の専一型のＴ’ＦＴとしてＰ型ＴＦＴ
、第二の専一型のＴ］１１ＴとしてＮ型ＴＦ’Ｔを用い
た例であり、同図（’ｂ） ｆｄその逆の型のＴＦＴ金
用いた例である。第１図（ａ）において、１は薄膜素子
（ＴＦＴ、薄膜抵抗等）よ構成る可変バイアス回路、２
はＮ型ＴＦＴ、５はＰ型ＴＦＴ。
、第二の専一型のＴ］１１ＴとしてＮ型ＴＦ’Ｔを用い
た例であり、同図（’ｂ） ｆｄその逆の型のＴＦＴ金
用いた例である。第１図（ａ）において、１は薄膜素子
（ＴＦＴ、薄膜抵抗等）よ構成る可変バイアス回路、２
はＮ型ＴＦＴ、５はＰ型ＴＦＴ。
４はソースホロワ回路の入力端子、５は出力端子、６は
正の電源、７は負の電源である。第１図（ｂ）において
、８は薄膜素子より成る可変バイアス回路、９はＮ型Ｔ
ＦＴ、１０はＰ型ＴＦＴ、１１はソースホロワ回路の入
力端子、１２は出力端子、１３は正電源、１４は負゛醒
源である。
正の電源、７は負の電源である。第１図（ｂ）において
、８は薄膜素子より成る可変バイアス回路、９はＮ型Ｔ
ＦＴ、１０はＰ型ＴＦＴ、１１はソースホロワ回路の入
力端子、１２は出力端子、１３は正電源、１４は負゛醒
源である。
第２図、第３図、第４図は、ＴＦＴ （例えば、アモル
ファスシリコンＴＦＴ、多結晶シリコンＴＦＴ等）を用
いたソースホロワ回路の具体的構成の例を示した図であ
る。以下、第一の導ｔａのＴＦＴとしてＰ ｆｉ Ｔ
’Ｆ Ｔを、第二の導電型のＴＦＴとしてＮｆｉＴＥ’
Ｔを用いた場合、即ち第１図（ａ）に該当する場合につ
いて説明するが、Ｐ型とＮ型、正電源と負電源をそれぞ
れ置き換えた構成も第１図（ｂ）に該当するものでｓｂ
本発明に含１れる。
ファスシリコンＴＦＴ、多結晶シリコンＴＦＴ等）を用
いたソースホロワ回路の具体的構成の例を示した図であ
る。以下、第一の導ｔａのＴＦＴとしてＰ ｆｉ Ｔ
’Ｆ Ｔを、第二の導電型のＴＦＴとしてＮｆｉＴＥ’
Ｔを用いた場合、即ち第１図（ａ）に該当する場合につ
いて説明するが、Ｐ型とＮ型、正電源と負電源をそれぞ
れ置き換えた構成も第１図（ｂ）に該当するものでｓｂ
本発明に含１れる。
第２図に本発明の第１の実施例を示す。同図において、
２１は薄膜抵抗、２２はソースホロワ動作するＰ型ＴＦ
Ｔであり、これらによって可変バイアス回路が形成され
る。また、２３は負荷電流源を成すＮ型ＴＦＴ、２４は
ソースホロワ動作するＰ型ＴＦＴ、２７は正電源、２８
は負電源、２５は２６はそれぞれソースホロワ回路の入
力端子、出力端子である。
２１は薄膜抵抗、２２はソースホロワ動作するＰ型ＴＦ
Ｔであり、これらによって可変バイアス回路が形成され
る。また、２３は負荷電流源を成すＮ型ＴＦＴ、２４は
ソースホロワ動作するＰ型ＴＦＴ、２７は正電源、２８
は負電源、２５は２６はそれぞれソースホロワ回路の入
力端子、出力端子である。
第５図に本発明の第２の実施例を示す。同図において、
３１は負荷抵抗を成すＮ型υ１．５２はソースホロワ動
作するＰ型ＴＦＴであり、これらによって可変バイアス
回路が形成される。また、３３は負荷電流源を成すＮ型
ＴＦＴ、３４はソースホロワ動作するＰ型ＴＦＴ、３５
．５６はそれぞれソースホロワ回路の入力端子及び出力
端子、３９は可変バイアス回路の出力、６７は正電源、
３８は負電源である。
３１は負荷抵抗を成すＮ型υ１．５２はソースホロワ動
作するＰ型ＴＦＴであり、これらによって可変バイアス
回路が形成される。また、３３は負荷電流源を成すＮ型
ＴＦＴ、３４はソースホロワ動作するＰ型ＴＦＴ、３５
．５６はそれぞれソースホロワ回路の入力端子及び出力
端子、３９は可変バイアス回路の出力、６７は正電源、
３８は負電源である。
第４図に本発明の第３の冥施例を示す。同図において、
４１は負荷抵抗を成すデプレッションＮ型ＴＦ’Ｔ、４
２はソースホロワを成すＰ型ＴＩＩ’Ｔであり、これら
によって可変バイアス回路が形成される。また、４３は
負荷電流源を成すＮＷＴＦＴ、４４はソースホロワを成
すＰ型ＴＦ’Ｔ、 ４５．４６−１ ｒｌ − はそれぞれソースホロワ回路の入力端子及び出力端子、
４９は可変バイアス回路の出力、４７は正電源、４８は
負電源である。
４１は負荷抵抗を成すデプレッションＮ型ＴＦ’Ｔ、４
２はソースホロワを成すＰ型ＴＩＩ’Ｔであり、これら
によって可変バイアス回路が形成される。また、４３は
負荷電流源を成すＮＷＴＦＴ、４４はソースホロワを成
すＰ型ＴＦ’Ｔ、 ４５．４６−１ ｒｌ − はそれぞれソースホロワ回路の入力端子及び出力端子、
４９は可変バイアス回路の出力、４７は正電源、４８は
負電源である。
次に、第２図に基づいて本発明のソースホロワ回路の動
作を説明する。同図において、薄１漠抵抗２１とＰ型Ｔ
ＦＴ２２より成る可変バイアス回路はソースホロワ動作
し、入力電圧Ｖ工（負電源２８からみた入力端子２５の
電圧）に対して第８図に示すような電圧ｖｏ’が節点２
９に現われる。
作を説明する。同図において、薄１漠抵抗２１とＰ型Ｔ
ＦＴ２２より成る可変バイアス回路はソースホロワ動作
し、入力電圧Ｖ工（負電源２８からみた入力端子２５の
電圧）に対して第８図に示すような電圧ｖｏ’が節点２
９に現われる。
この結果、負荷電流源を成すＮ型ＴＦＴ２３を流れる電
流はｖｏ’に依存して定まり、ｖｏ’が大きいほど太き
く小さいほど小さくなる。第９図に、ソースホロワＴＦ
Ｔ２４のトランジスタ特性ト負荷電流源２３のｔ流値変
化とを重ねて示す。第９図よりわかる様に、第２図のソ
ースホロワ回路によって、例えば液晶パネルの様な容量
性負荷を駆動する場合、入力電圧Ｖ工に依存してＴＦＴ
１０３のゲート・ソース電圧ＶＧ８が定まるという従来
のソースホロワ回路の欠点が補償され、可変バイアス回
路の動きによってＴＦＴ２４のゲート・ソース間醒圧は
ほぼ一定の電圧■Ｇ８＝ＶＦ）ＥＩＯに定する。
流はｖｏ’に依存して定まり、ｖｏ’が大きいほど太き
く小さいほど小さくなる。第９図に、ソースホロワＴＦ
Ｔ２４のトランジスタ特性ト負荷電流源２３のｔ流値変
化とを重ねて示す。第９図よりわかる様に、第２図のソ
ースホロワ回路によって、例えば液晶パネルの様な容量
性負荷を駆動する場合、入力電圧Ｖ工に依存してＴＦＴ
１０３のゲート・ソース電圧ＶＧ８が定まるという従来
のソースホロワ回路の欠点が補償され、可変バイアス回
路の動きによってＴＦＴ２４のゲート・ソース間醒圧は
ほぼ一定の電圧■Ｇ８＝ＶＦ）ＥＩＯに定する。
この結果、第２図のソースホロワ回路の入出力特性は、
第７図１１４に示される様なリニアな特性となる。
第７図１１４に示される様なリニアな特性となる。
第５図及び第４図は、負荷抵抗として第２図の薄膜抵抗
２１の変わシにＮ型ＴＦＴ ３１又はデプレッション型
Ｐ型ＴＦＴ４１を用いたものでありその動作は第２図の
ソースホロワ回路と同様である。
２１の変わシにＮ型ＴＦＴ ３１又はデプレッション型
Ｐ型ＴＦＴ４１を用いたものでありその動作は第２図の
ソースホロワ回路と同様である。
第１０図は、本発明のソースホロワの断面構造を示した
ものである。同図において、５１は絶縁基板、５２は第
１のシリコン薄膜、５５はゲート酸化膜、５４は第２の
シリコン＃Ｈ！、５５はノー間絶縁膜、５６は配線層で
あシ、以上より、Ｐ型ＴＦＴ５７とＮ型ＴＦＴ ５８が
形成されている。
ものである。同図において、５１は絶縁基板、５２は第
１のシリコン薄膜、５５はゲート酸化膜、５４は第２の
シリコン＃Ｈ！、５５はノー間絶縁膜、５６は配線層で
あシ、以上より、Ｐ型ＴＦＴ５７とＮ型ＴＦＴ ５８が
形成されている。
以上述べた様に本発明によれば、可変バイアス回路の出
力をソースホロワ回路の負荷電流源ＴＦＴのゲートに接
続することにより、入出力電圧の関係がリニアでかつ人
出力部、唱の比が１（即ち、利得が１）のソースホロワ
回路がＴＦ’Ｔによって構成可能となる。前記可変バイ
アス回路をＴＦＴや薄膜抵抗等の薄膜素子で構成するこ
とによって、特別な製造プロセスを追加すること無しに
アクティブマトリックス液晶パネル等に応用することが
出来る。
力をソースホロワ回路の負荷電流源ＴＦＴのゲートに接
続することにより、入出力電圧の関係がリニアでかつ人
出力部、唱の比が１（即ち、利得が１）のソースホロワ
回路がＴＦ’Ｔによって構成可能となる。前記可変バイ
アス回路をＴＦＴや薄膜抵抗等の薄膜素子で構成するこ
とによって、特別な製造プロセスを追加すること無しに
アクティブマトリックス液晶パネル等に応用することが
出来る。
本発明をアクティブマトリックスパネル特にドライバー
を内蔵したアクティブマトリックスノ（ネルに応用する
と次の様な効果が得られる。ＴＦＴによって構成された
薄膜のラインメモリと組み合わせることによって、１走
査線分の表示データを同時に画素に書き込むいわゆる線
順次駆動が可能となシ、その結果液晶・；ネルの表示品
質が向上する。
を内蔵したアクティブマトリックスノ（ネルに応用する
と次の様な効果が得られる。ＴＦＴによって構成された
薄膜のラインメモリと組み合わせることによって、１走
査線分の表示データを同時に画素に書き込むいわゆる線
順次駆動が可能となシ、その結果液晶・；ネルの表示品
質が向上する。
その他、ＴＦＴによる固体撮像装置等への応用も可能で
ある。
ある。
第１図（ａ）、 （ｂ）は、本発明の基本的な構成示す
ブロック図。 第２図は、本発明の第一の実施例を示す構成図。 第３図は、本発明の第二の実施例を示す構成図。 第４園は、本発明の第三の実施例を示す構成図。 第５図は、従来例を説明するための回路図。 第６図（ａ） 、 （ｂ） 、 （ｃ）は、Ｔ Ｆ Ｔ
ｑｔびに単結晶ＭＯＳＦＥＴの特性を説明するだめの
特性図。 第７図は、従来のソースホロワ回路及び本発明のソース
ホロワ回路の入出力電圧の関係を説明するための特性図
。 第８図は、本発明に用いられる可変バイアス回路の特性
図。 第９図は、本発明のソースホロワ回路の動作を説明する
ための特性図。 第１０図は、本発明のソースホロワ回路の断面図の一部
を示した断面図。 以 上 シース、小、Ｕ７国跡八へ回 第３図 ソース爪１ワ凹酩−八精べ図 第４図 ソースホロワ回シに閲 第５図 ＴＴ−Ｔ＆ｖ：ＩＪｂｌ晶ＭＯ５ＦＥ丁ｎＷｔ）Ｌ 目
第６図 （＾） 第６図（ｂ） ＶＶＳ ・・・ドレイン・ソース聞１Ｑ１Ｖ”（、ｓ
−−°ｙ’ニド ｙ−スフ’４”ｔＪ工ａＳ・・・
ドレインを流 下戸Ｔｃｈ衿・１″工囲 第６図ＣＣ） ゝノー久π（ロワ回Ｕ−め人慣復Ｔ奇Ａ−Ｌ目笥７図 １゛支バ４了人＠啄め入＄す阻）図 第８図 １４叶喝ｒ、鰺し″ｈヒゾースオ・田ワＴ下丁め特＋１
目第９図 ｒ／ ソース「１０ワｙ１躇φがαｌ可 第１０図
ブロック図。 第２図は、本発明の第一の実施例を示す構成図。 第３図は、本発明の第二の実施例を示す構成図。 第４園は、本発明の第三の実施例を示す構成図。 第５図は、従来例を説明するための回路図。 第６図（ａ） 、 （ｂ） 、 （ｃ）は、Ｔ Ｆ Ｔ
ｑｔびに単結晶ＭＯＳＦＥＴの特性を説明するだめの
特性図。 第７図は、従来のソースホロワ回路及び本発明のソース
ホロワ回路の入出力電圧の関係を説明するための特性図
。 第８図は、本発明に用いられる可変バイアス回路の特性
図。 第９図は、本発明のソースホロワ回路の動作を説明する
ための特性図。 第１０図は、本発明のソースホロワ回路の断面図の一部
を示した断面図。 以 上 シース、小、Ｕ７国跡八へ回 第３図 ソース爪１ワ凹酩−八精べ図 第４図 ソースホロワ回シに閲 第５図 ＴＴ−Ｔ＆ｖ：ＩＪｂｌ晶ＭＯ５ＦＥ丁ｎＷｔ）Ｌ 目
第６図 （＾） 第６図（ｂ） ＶＶＳ ・・・ドレイン・ソース聞１Ｑ１Ｖ”（、ｓ
−−°ｙ’ニド ｙ−スフ’４”ｔＪ工ａＳ・・・
ドレインを流 下戸Ｔｃｈ衿・１″工囲 第６図ＣＣ） ゝノー久π（ロワ回Ｕ−め人慣復Ｔ奇Ａ−Ｌ目笥７図 １゛支バ４了人＠啄め入＄す阻）図 第８図 １４叶喝ｒ、鰺し″ｈヒゾースオ・田ワＴ下丁め特＋１
目第９図 ｒ／ ソース「１０ワｙ１躇φがαｌ可 第１０図
Claims (3)
- （１）ソースホロワ動作するＭＯＳＦＥＴ（金属酸化膜
半導体電界効果トランジスタ）と負荷電流源とを直列接
続して成るソースホロワ回路において、前記ソースホロ
ワ動作するＭＯＳＦＥＴを第一の導電型の薄膜トランジ
スタで、前記負荷電流源を第二の導電型の薄膜トランジ
スタ（以下、ＴＦＴと略記する。）で形成したソースホ
ロワ回路であつて、該第二の導電型の負荷電流源ＴＦＴ
のゲートに薄膜素子によつて構成された可変バイアス回
路の出力端子を接続し、該第一の導電型のソースホロワ
ＴＦＴのゲートと該可変バイアス回路の入力端子とを接
続してソースホロワ回路の入力端子としたことを特徴と
するソースホロワ回路。 - （２）前記可変バイアス回路は、第一の導電型のソース
ホロワ動作するＴＦＴと薄膜素子より成る負荷抵抗手段
の直列接続で形成されたことを特徴とする特許請求範囲
第１項記載のソースホロワ回路。 - （３）前記薄膜素子より成る負荷抵抗手段はＭＯＳ抵抗
であることを特徴とする特許請求の範囲第１項記載のソ
ースホロワ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28378385A JPS62142403A (ja) | 1985-12-17 | 1985-12-17 | ソ−スホロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28378385A JPS62142403A (ja) | 1985-12-17 | 1985-12-17 | ソ−スホロワ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62142403A true JPS62142403A (ja) | 1987-06-25 |
Family
ID=17670071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28378385A Pending JPS62142403A (ja) | 1985-12-17 | 1985-12-17 | ソ−スホロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62142403A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206801A (ja) * | 1992-01-27 | 1993-08-13 | Nippon Precision Circuits Kk | 遅延回路 |
| US6927633B2 (en) * | 2000-03-24 | 2005-08-09 | Sanyo Electric Co., Ltd. | High frequency circuit with thin film resistor |
| JP2008042923A (ja) * | 2007-08-09 | 2008-02-21 | Haruo Kobayashi | バッファ回路 |
| JP4763100B1 (ja) * | 2010-03-31 | 2011-08-31 | 新日本製鐵株式会社 | 金属板材の圧延方法 |
| JP4772934B1 (ja) * | 2010-03-31 | 2011-09-14 | 新日本製鐵株式会社 | 金属板材の圧延機および圧延方法 |
| JP2014054319A (ja) * | 2012-09-11 | 2014-03-27 | Hitachi Ltd | 超音波診断装置 |
-
1985
- 1985-12-17 JP JP28378385A patent/JPS62142403A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206801A (ja) * | 1992-01-27 | 1993-08-13 | Nippon Precision Circuits Kk | 遅延回路 |
| US6927633B2 (en) * | 2000-03-24 | 2005-08-09 | Sanyo Electric Co., Ltd. | High frequency circuit with thin film resistor |
| JP2008042923A (ja) * | 2007-08-09 | 2008-02-21 | Haruo Kobayashi | バッファ回路 |
| JP4763100B1 (ja) * | 2010-03-31 | 2011-08-31 | 新日本製鐵株式会社 | 金属板材の圧延方法 |
| JP4772934B1 (ja) * | 2010-03-31 | 2011-09-14 | 新日本製鐵株式会社 | 金属板材の圧延機および圧延方法 |
| JP2014054319A (ja) * | 2012-09-11 | 2014-03-27 | Hitachi Ltd | 超音波診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457420A (en) | Inverter circuit and level shifter circuit for providing a high voltage output | |
| US10204583B2 (en) | Gate driver on array driving circuit and LCD device | |
| US20210118347A1 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| US7408544B2 (en) | Level converter circuit and a liquid crystal display device employing the same | |
| JP3594126B2 (ja) | 電流駆動回路 | |
| US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| RU2648614C1 (ru) | Схема возбуждения сканирования и схема логической операции и-не такой схемы | |
| CN108039150B (zh) | 移位寄存电路及移位寄存单元 | |
| US7180356B2 (en) | Semiconductor circuit | |
| US8648849B2 (en) | Buffer circuit | |
| US20200357318A1 (en) | Shift register unit and control method thereof, gate drive circuit and display device | |
| US6861889B2 (en) | Amplitude converting circuit | |
| US3991326A (en) | MISFET switching circuit for a high withstand voltage | |
| JP3201910B2 (ja) | バッファ回路及び画像表示装置 | |
| US3988616A (en) | Driver circuit for liquid crystal display using insulated gate FETs | |
| JPS62142403A (ja) | ソ−スホロワ回路 | |
| CN101826293B (zh) | 电路装置 | |
| CN109686332B (zh) | 补偿模块及逻辑门电路、栅极驱动电路和显示装置 | |
| Kim et al. | 5‐2: Gate Driver Circuits for Internal Compensation Type OLED Display with High Mobility Oxide TFT | |
| CN214012483U (zh) | 一种新型的gip电路 | |
| US12592174B2 (en) | Driving circuitry, driving method, display substrate and display device | |
| JPH11272240A (ja) | アレイ基板及び液晶表示装置 | |
| JP4417578B2 (ja) | 信号レベル変換回路、アクティブマトリクス型液晶表示装置、および画像表示装置 | |
| CN112530348B (zh) | 一种提升显示品质的栅极电路及驱动方法 | |
| JPH05243946A (ja) | インバータ回路 |