JPS62143158A - Ｄｍａコントロ−ラによるデ−タ転送制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＤＭＡコントローラによる、メモリ−メモリ間のデータ
転送の制御方法であって、メモリが転送対象である場合
には、データ転送のモードはバーストのみが可能である
が、これをサイクル・スチール動作を可能ならしめ、マ
ルチ・バスの効率化を図る方法について開示されている
。

〔産業上の利用分野〕

本発明は、マルチ・バスの効率的な使用を図るＤ　Ｍ　
Ａコントローラによる、データ転送の制御方法であって
、さらに詳しく言えば、ＤＭＡコントローラを使用して
、メモリ−メモリ間にデータを転送する場合、データ転
送モー１−とじては、バーストが用いられているが、こ
れをサイクル・スチール・モードが使用できるように改
良を行い、マルチ・バスの効率的な並行動作を可能なら
しめる方法に関するものである。

コンピュータは高速にデータを処理することができるが
、この高速性をもってしても間に合わないことがある。

例えば、高速のＡ−Ｄ変換器を使用して、音声波形を収
集する場合などは、データの入出力を高速で行う必要が
ある。このような要求に対してＤＭＡコントローラが使
用され、現状では一般化している。

ＤＭＡコントローラのデータ転送モードには、サイクル
・スチールとバーストの２種類のモードがあるが、メモ
リが転送対象の場合には、バースト・モードの使用に限
定されている。

マルチ・ハスの効率的な動作の面からは、サイクル・ス
チール・モードの使用が好ましいので、その改良が要望
されている。

〔従来の技術〕

コンピュータへの通常のデータ入力は、ＣＰＵ（中央処
理装置）を介して行う方法と、ＤＭＡコントローラによ
る方法の２種類に大別されるが、後者の方法が普及し一
般化している。

ＤＭＡコントローラによる方法とは、本来インタフェー
スもメモリも、同じバス上にあるから、ＣＰＵのレジス
タを経由してデータの転送を行うことなく、外部からの
データをＣＰＵを介さずに直接メモリに入れる、または
その反対にメモリの内容を直接外部に出力する方法であ
る。

したがって、ＣＰＵのレジスタを経由しないため、デー
タ転送が高速に行えるが、バスの管理はＣＰＵに代わっ
て、ＤＭＡコントローラが行っている。

なお、ＤＭＡコントローラは、ＣＰＵの動作とは独立に
並行して、メモリ−メモリ間のデータ転送を制御するこ
ともできる。本発明は、この時のデータ転送モードの改
良に関するものである。

〔発明が解決しようとする問題点〕

前述したとおり、ＤＭＡコントローラのデータ転送モー
ドには大別して、サイクル・スチールとバーストの２種
類のモードがある。

前者は、１データの転送ごとにバスを獲得し、転送後に
バスをいったん開放し、不必要にバスを専有しない方法
である。

′後者は応答の速い、例えばメモリの転送の際などに用
いられるが、連続する複数のバス・サイクルを専有し、
１ブロツクの転送後にバスを開放する方法であり、メモ
リ−メモリ間のデータ転送においては、現状では専らバ
ースト・モードが使用されている。

バースト・モードが使用される理由としては、メモリ−
メモリ間の転送を行うには、ＤＭＡコントローラにデュ
アル・アドレス出力の機能が必要であり、メモリ−メモ
リ間転送時には、読み出しと書き込みにそれぞれ別のア
ドレスを出力しなければならない、またコントローラ内
部でリクエストを自動的に発生する機能も必要であるが
、メモリにはリクエストを出力する機能はないからであ
る。

したがって、バスの使用効率の低下をもたらしているバ
ースト・モードから、前述したごとく転送対象の１デー
タごとにハスを獲得し、終了するとバスを開放し、不必
要にバスを専有しないといった長所を有する、サイクル
・スチール・モードが使用できる方法に改良することが
望ましいのである。

〔問題点を解決するための手段〕

第１図は本発明のサイクル・スチール・モードのタイム
チャートの概念図である。

第１図において、１はソース・メモリのリード・サイク
ルを示し、２はデスティネーション・メモリのライト・
サイクルであり、３はライト・サイクルの応答時間であ
る。

ライト・サイクルの応答時間により、１サイクルのデー
タ転送が終了すると、ＤＭＡサイクル６は、バス・サイ
クルをウェイト４させて、他のバスサイクル５に開放し
、他のバス・サイクルで１サイクルのデータ転送が終了
すると、再度当初のバス・サイクルを行う。

〔作用〕

ＤＭＡサイクル６がバスの権利を握っている間の、アク
ティブ・サイクルに、ソース・メモリのり一ド１と、デ
スティネーション・メモリ２のライトが行われる。すな
わち、ソース・メモリ領域のデータを、別の領域にＤＭ
Ａで転送でき、ソフトウェアの負担を大幅に軽減したり
、或いはソース側のアドレスを固定することにより、デ
スティネーション側の領域に同じデータを詰め込む事が
できる。

デスティネーション・メモリのライトが終了すると、ラ
イト・サイクルの応答信号３によって、ＤＭＡサイクル
をウェイト４する。

ウェイトされると、ＤＭＡのサービスを要求している他
のバス・サイクル５に、マルチ・バスが開放される。

上記の動作を順次に繰り返すことにより、バースト動作
をサイクル・スチール動作に置き換える方法である。

Ｃ実施例〕 第２図は本発明の一実施例図であって、ＤＭＡコントロ
ーラＬＳＩ（大規模集積回路Ｐ８２３７八−５）２１と
、バス・アービタ素子（ＭＢＬ８２８９Ｃ−Ｇ）と、ナ
ンド回路２３．２４で構成されている。

該Ｄ　Ｍ　Ａコントローラ２１が、レディの状態の場合
に、ソース・メモリ応答信号２６が、ナンド回路２３の
端子Ａに入力されると、ＤＭＡコントローラ２１からリ
クエスト信号２８が出され、ナンド回路２４を経てバス
・アービタ素子２２に入力される。

これにより、該バス・アービタ素子２２から、バス・リ
クエスト２８が出され、マルチ・バスの使用権を獲得す
る。

ソース・メモリから、デスティネーション・メモリにた
いして、１サイクルのデータ転送が終了すると、デステ
ィネーション・メモリ応答信号２７が、ナンド回路２３
．２４の端子Ｂに入力され、バスを開放し、ＤＭＡサー
ビスをリクエストしている他のチャネルのバス・サイク
ルを実行する。他のバス・サイクルが終了すると、再度
当初のバス・サイクルを行う。

上記の動作を繰り返し、マルチ・バスのサイクル・スチ
ール動作を実施することにより、他のチャネルを含めて
データ転送が均等に行え、マルチ・バスの効率的な並行
動作が実現できる。

〔発明の効果〕

以上述べてきたように、本発明によれば回路の小設計変
更により、メモリ−メモリ間のデータ転送モードを、バ
ースト・モードから、サイクル・スチール・モードに改
良することが可能となり、各チャネルのデータ転送を均
等化することにより、マルチ・バスを効率的に使用でき
るので、実用的には極めて有用なりＭＡコントローラに
よるデータ転送方法である。

【図面の簡単な説明】 第１図は本発明のサイクル・スチール・モードのタイム
チャート概念図、 第２図は本発明の一実施例図である。 第１図において、 １はソース・メモリのリード・サイクル、２はデスティ
ネーション・メモリのライト・サイクル、 ３はライト・サイクルの応答信号、

Claims (1)

1. 【特許請求の範囲】 ＤＭＡ（ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａｃｃｅｓｓ）
   コントローラによる、メモリ−メモリ間のデータ転送を
   制御する方法であって、 ソース・メモリのリード・サイクル（１）と、デスティ
   ネーション・メモリのライト・サイクル（２）の１サイ
   クル終了後、ライト・サイクルの応答信号（３）により
   、ＤＭＡバス・サイクルをウェイト（４）し、ＤＭＡコ
   ントローラにバスを開放させて、他のバス・サイクル（
   ５）を実行し、 該他のバス・サイクル（５）終了後に、再度別のバス・
   サイクルを行い、 ＤＭＡサイクル（６）を含めた、マルチ・バスのサイク
   ル・スチール動作をすることを特徴としたＤＭＡコント
   ローラによるデータ転送制御方法。