JPS6214468A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はある所定のトランジスタについてのみ他のもの
よりｈＦＥを高くした半導体集積回路（ＩＣ）ＶＣ関す
る。

（ロ）従来の技術 従来よりＩＣＫ組み込まれるバイポーラ型のトランジス
タとしては、例えば特開昭５９−２３４３号公報に記載
されているものがある。

第３図はこのようなトランジスタを示し、Ｐ型半導体基
板（１）上に形成したエピタキシャル層（２）と、基板
（１）上ＫｆｆｌられたＮ＋型埋込層（３）と、この埋
込層（３）を囲むようにエピタキシャル層（２）を貫通
したＰ”ＪＪ分離領域（４）Ｋより電気的に絶縁された
島領域（５）と、島領域（５）表面に形成されたＰ型ベ
ース領域（６）と、ベース領域（６）表面に形成したＮ
＋型エミック領域（７）と、ベース領域（６）、エミッ
タ領域（７）及びコレクタコンタクト領域（８７上に夫
々配設した電極（９）（９）（９１とで構成されている
。斯ろ構造はＮＰＮ型のトランジスタであり、この時他
の島領域にもこれと同等のトランジスタが形成されてい
る。

ｅ′ｌ　　発明が解決しようとする問題点しかしながら
、ユーザーの要求あるいは回路構成上の要求から、同一
チップ上の所定のトランジスタについてのみｈａｍを高
くしたい場合、従来の構成ではベース領域（６）及びエ
ミッタ領域（７）共にそれぞれ同時に拡散形成するので
、夫々のトランジスタはほぼ等しいｈａｍになり、前記
した要求には対応できないという欠点があった。

に）問題点を解決するための手段 本発明は斯上した欠点ＶＣｓみてなされ、同一チップ上
のある所定のトランジスタについてのみ他のトランジス
タよりｈＦｌを高くした半導体集積回路を実現すること
を目的とし、ある特定の島領域（ハ）表面ＫＮ＋型ウェ
ル領域■を設け、その表面にＰ型ベース領域四及びＮ＋
型エミッタ領域額を形成したことを特徴とする。

（ホ）作用 本発明によれば、ウェル領域（イ）は島領域−α９より
高不純物濃度であるため、所定のベース領域（至）の拡
散深さＸＪ、は他のベース領域ｕｅのそれより浅くなる
。これに対し、エミッタ領域面α力の拡散深さＸｊｌは
どちらも等しくなる。従ってこのトランジスタのベース
幅（Ｗ、：Ｘｊ、−Ｘｊ、）は他のトランジスタより狭
くなるので、他のものより高いり、ヨなもつことになる
。

（へ）実施例 以下本発明を図面を変照しながら詳細に説明する。

第１図及び第２図は本発明の一実施例を示し、Ｐ型半導
体基板αυ上に形成したＮ型エピタキシャル層（１２＋
と、基板αｌ）表面に形成されたＮ＋型埋込層α３と、
この埋込層０３を囲むようにエピタキシャル層α力を貫
通したＰ＋型分離領域Ｉと、分離領域α心により電気的
に絶縁された複数の島領域０ω（ハ）と、ある特定の島
領域（ハ）表面に形成したＮ＋型ウつル領域■と、ウェ
ル領斌■表面に形成した特定のＰ型ベース領域（ハ）と
、他の島領域表面に形成した他のベース領域αＧと、特
定のベース領域＠及び他のベース領域α０表面に夫々形
成したＮ＋型エミッタ領域＠αｎと、エミッタ領域αα
Ｄ、ベース領域（ト）（１６）及びコレクタコンタクト
領域＠α榎上にそれぞれ配設した電極α９（１！１・・
・ａ９から成り、島領域５０５１をコレクタとしてＮＰ
Ｎ）ランジスタが構成されている。

ウェル領域■の開口面積は少な（とも特定のベース領域
（ハ）より大きなものとし、コレクタコンタクト領域（
至）まで拡張するか否かは任意である。

本発明の最も特徴とする点は、ある所定のトランジスタ
につ℃・てのみ、Ｎ＋型ウつル領域■を設けた点にある
。この構造によれば、ウェル領域■が島領域（ハ）ａ９
より高不純物濃度であるために、その表面に形成する所
定のベース領域（ハ）は他のベース領域αＱより拡散深
さＸｊ、が浅くなる。それに対してエミッタ領域＠αη
は双方共に同じ不純物濃度をもつベース領域＠ｆｉｅ表
面に形成するので、その拡散深さＸｊＩは等しくなる。

従りてウェル領域■を設けたトランジスタのベース幅（
Ｗ、＝Ｘｊ、　−Ｘｊ　ｓ　）は他のトランジスタのも
のより狭くなる。ベース幅Ｗ、が狭くなればエミッタ領
域□□□から注入された電子がベース領域（至）内で捕
獲されろ確率が小となるので、電流増幅率ｈＦＥは大と
なる。このようＫして、所定の島領域（ハ）には他の島
領域α！１９Ｉ／Ｃ形成したトランジスタより高いｈＦ
ｌをもつトランジスタを形成している。

以下本発明の製造方法を簡単に説明する。

先ず基板（１１）上にエピタキシャル層ＱＪを形成し、
分離領域α４）を形成することＫより複数の島領域（ハ
）Ｑ５１を形成する。ここまでは周知の技術である。次
に所定の島領域（ハ）ＫのみＮ＋型ウつル領域（至）を
選択拡散する。この拡散工程はＩ２Ｌの逆βを上げるた
めにオプクヲン設定するウェル領域拡散工程を用いても
よいし、ＮＰＮ）ランジスタのコレクタ抵抗を減少する
ためにオプシツン設定するコレクタ低抵抗領域拡散工程
を用い【もよい。後者の場合では、ウェル領域■は埋込
層Ｑ３１と接触するまで拡散されることになる。続いて
夫々のベース領域＠ａｅを同時に拡散形成する。この時
、ウェル領域■の不純物濃度は島領域四Ｑ９のそれより
高いので、所定のベース領域＠と他のベース領域（１ｉ
１９とで拡散速度に差が生じ、そのために所定のベース
領域（ホ）の拡散深さＸｊ、は他のベース領域ａＱのそ
れより浅く形成される。さらにエミッタ領域（２）ｕｅ
及びコレクタコンタクト領域＠Ｑ８とを同時忙拡散形成
する。

エミッタ領域（２）ａっは同じ不純物濃度をもつベース
領域（至）Ｑ９表面に形成するので拡散深さＸｊ、　Ｋ
差は無〜・。従って所定の島領域［有］Ｋ形成されたト
ランジスタと他の島領域Ｑｌ形成されたトランジスタと
ではベース幅（Ｗｂ＝Ｘｊｍ−Ｘｊｔ）　Ｋ差が生じる
のである。そして、最後に各領埴上に電極α９（１９・
・・（１９を配設して終了する。

なお、ウェル領域■は専用の拡散工程を設定して形成し
てもよいのは言うまでもない。

（ト）　　発明の詳細 な説明した如（、本発明によれば同一チップ上のある所
定のトランジスタについてのみｈＦＥを高くできるので
、ユーザーの要求や回路構成上の要求に即対応できると
いう利点を有する。

またウェル領域■を設けたトランジスタについては、ベ
ース領域（ハ）底部から埋込層（１３１を通ってコレク
タコンタクト領域＠にまで至る径路に存在するコレクタ
抵抗が減少するので、Ｖｅｘ（Ｓａｔ）が低くなるとい
う利点を有する。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明を説明するだめの断
面図、平面図、第３図は従来例を説明するだめの断面図
である。 主な図番の説明 ＋１＋Ｑ］１は半導体基板、（５１（１５Ｃ２’９ハ島
領域、ｔ６１ｃＭ９ハベース領域、＋７）（１７）＠は
エミッタ領域、＠はウェル領域である。

Claims (1)

【特許請求の範囲】
1. （１）複数の島領域表面に形成した一導電型のベース領
   域と該ベース領域表面に形成した逆導電型のエミッタ領
   域とで構成するトランジスタを複数個形成した半導体集
   積回路において、前記島領域の所定のものの表面に逆導
   電型のウェル領域を形成し、その表面に前記ベース領域
   及び前記エミッタ領域を形成することにより、ｈ＿Ｆ＿
   Ｅを他のトランジスタと異ならしめたことを特徴とする
   半導体集積回路。