JPS6214520U - - Google Patents
Info
- Publication number
- JPS6214520U JPS6214520U JP10222085U JP10222085U JPS6214520U JP S6214520 U JPS6214520 U JP S6214520U JP 10222085 U JP10222085 U JP 10222085U JP 10222085 U JP10222085 U JP 10222085U JP S6214520 U JPS6214520 U JP S6214520U
- Authority
- JP
- Japan
- Prior art keywords
- pull
- mosfet
- voltage
- external terminal
- gate circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は従来の使用例を示す回路図である。 ９…入力ゲート回路、１０，１１，１５…Ｐチ
ヤンネルＭＯＳＦＥＴ、１２，１３，１６…Ｎチ
ヤンネルＭＯＳＦＥＴ、１４…インバータ、１７
…入力端子。
は従来の使用例を示す回路図である。 ９…入力ゲート回路、１０，１１，１５…Ｐチ
ヤンネルＭＯＳＦＥＴ、１２，１３，１６…Ｎチ
ヤンネルＭＯＳＦＥＴ、１４…インバータ、１７
…入力端子。
Claims (1)
- 電源電圧より大きな電圧を印加可能な外部端子
と、該外部端子からの信号を受け取る入力ゲート
回路と、該入力ゲート回路と前記外部端子間に設
けられた高耐圧のＭＯＳＦＥＴと、前記入力ゲー
ト回路に設けられたプルダウンあるいはプルアツ
プ用のＭＯＳＦＥＴとを備え、ホールドモード時
に前記入力ゲート回路の入力を禁止する制御信号
を前記プルダウンあるいはプルアツプ用のＭＯＳ
ＦＥＴのゲートに印加することを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222085U JPS6214520U (ja) | 1985-07-04 | 1985-07-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222085U JPS6214520U (ja) | 1985-07-04 | 1985-07-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6214520U true JPS6214520U (ja) | 1987-01-28 |
Family
ID=30973670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10222085U Pending JPS6214520U (ja) | 1985-07-04 | 1985-07-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214520U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5781630A (en) * | 1980-11-07 | 1982-05-21 | Toshiba Corp | Electronic circuit |
| JPS5815277A (ja) * | 1981-07-21 | 1983-01-28 | Toshiba Corp | 入力保護回路 |
-
1985
- 1985-07-04 JP JP10222085U patent/JPS6214520U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5781630A (en) * | 1980-11-07 | 1982-05-21 | Toshiba Corp | Electronic circuit |
| JPS5815277A (ja) * | 1981-07-21 | 1983-01-28 | Toshiba Corp | 入力保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5948142U (ja) | ヒステリシス特性を有するモス入力バツフア回路 | |
| JPS6181229U (ja) | ||
| JPS6214520U (ja) | ||
| JPS629825U (ja) | ||
| JPS58127735U (ja) | スイツチング回路 | |
| JPS62164694U (ja) | ||
| JPS5984933U (ja) | レベル・シフト回路 | |
| JPS58105612U (ja) | 負荷保護回路 | |
| JPS63120419U (ja) | ||
| JPS61185145U (ja) | ||
| JPS6270629U (ja) | ||
| JPS63171028U (ja) | ||
| JPS59195838U (ja) | スイツチング素子の制御回路 | |
| JPS59144914U (ja) | インピ−ダンス変換回路 | |
| JPS6085437U (ja) | 入力バツフア回路 | |
| JPS6289048U (ja) | ||
| JPS6164744U (ja) | ||
| JPH0247831U (ja) | ||
| JPH0165530U (ja) | ||
| JPS6286732U (ja) | ||
| JPS60144327U (ja) | Ｇｔｏゲ−ト回路の電源 | |
| JPS618316U (ja) | 定電流出力回路 | |
| JPS6155300U (ja) | ||
| JPS60151149U (ja) | ＧａＡｓ半導体装置 | |
| JPS6178313U (ja) |