JPS6214543A - 誤り検出方式 - Google Patents
誤り検出方式Info
- Publication number
- JPS6214543A JPS6214543A JP15346485A JP15346485A JPS6214543A JP S6214543 A JPS6214543 A JP S6214543A JP 15346485 A JP15346485 A JP 15346485A JP 15346485 A JP15346485 A JP 15346485A JP S6214543 A JPS6214543 A JP S6214543A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- unbalance
- signal
- block
- sends
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、伝送中継装置の誤り検出方式に関する。特に
、伝送路符号としてｍＢ ｎ Ｂ （ｍ＜ ｎ）符号を
用い、復号操作を行うことなしに伝送路の誤りを検出す
る誤り検出方式に関するものである。
、伝送路符号としてｍＢ ｎ Ｂ （ｍ＜ ｎ）符号を
用い、復号操作を行うことなしに伝送路の誤りを検出す
る誤り検出方式に関するものである。
本発明は、ｍＢｎＢ符号を用いた伝送路の誤り検出方式
において、 データ信号をブロックデータに分割し、このブロックデ
ータの不平衡を検出し、さらにブロック間の不平衡を検
出して、不平衡が閾値を越えた場合に誤りであると判定
することにより、高速処理に適した誤り検出方式を提供
するものである。
において、 データ信号をブロックデータに分割し、このブロックデ
ータの不平衡を検出し、さらにブロック間の不平衡を検
出して、不平衡が閾値を越えた場合に誤りであると判定
することにより、高速処理に適した誤り検出方式を提供
するものである。
従来、伝送路符号としてｍＢｎＢ符号を用いた中継装置
において、復号操作なしに誤り検出を行う場合に、アッ
プダウンカウンタを利用し、１ビツト毎に連続して符号
検出を行い、閾値を越えた場合に誤り符号を送出する方
式を採用していた。
において、復号操作なしに誤り検出を行う場合に、アッ
プダウンカウンタを利用し、１ビツト毎に連続して符号
検出を行い、閾値を越えた場合に誤り符号を送出する方
式を採用していた。
第２図に示すのが従来方式の回路構成である。
図において、１０はアップダウンカウンタ、５は誤り符
号送出回路である。伝送路のデータ信号６はアップダウ
ンカウンタ１０に入力され、アップダウンカウンタ１０
は入力されるクロック信号７に基づいて、データ信号を
計数し、閾値（この場合は＋４、−４と設定されている
。）を越えると、＋４と−４の符号を誤り符号送出回路
５に送る。誤り符号送出回路５は、クロック信号７に同
期して、＋４と−４の符号が入力されたとき、誤り符号
９を送出してこの伝送路の誤りを検出する。
号送出回路である。伝送路のデータ信号６はアップダウ
ンカウンタ１０に入力され、アップダウンカウンタ１０
は入力されるクロック信号７に基づいて、データ信号を
計数し、閾値（この場合は＋４、−４と設定されている
。）を越えると、＋４と−４の符号を誤り符号送出回路
５に送る。誤り符号送出回路５は、クロック信号７に同
期して、＋４と−４の符号が入力されたとき、誤り符号
９を送出してこの伝送路の誤りを検出する。
上述した従来の誤り検出方式は、１ビツト毎に符号検出
を行うために、伝送路のビットレートが高速となった場
合、アップダウンカウンタが高速に動作しなければなら
ない。このため高速動作するためには高速のフリップフ
ロップ回路を存する高速処理用ＩＣのアップダウンカウ
ンタを用いなければならないし、また高速の信号に追随
できない場合も生ずる欠点があった。
を行うために、伝送路のビットレートが高速となった場
合、アップダウンカウンタが高速に動作しなければなら
ない。このため高速動作するためには高速のフリップフ
ロップ回路を存する高速処理用ＩＣのアップダウンカウ
ンタを用いなければならないし、また高速の信号に追随
できない場合も生ずる欠点があった。
本発明は、高速処理のアップダウンカウンタを構成する
ことなく誤り検出可能な誤り検出方式を提供することを
を目的とする。
ことなく誤り検出可能な誤り検出方式を提供することを
を目的とする。
本発明は、判定すべきデータ信号をブロックデータに変
換する直並列変換回路手段と、変換されたブロックデー
タの不平衡を検出する回路手段と、ブロックデータの不
平衡信号と直前までのブロック間の不平衡信号とを保持
する回路手段と、この回路手段の出力から、ブロック間
の不平衡を検出する回路手段と、この回路手段により検
出される不平衡が閾値を越えた場合に誤り符号を送出す
る回路手段とを備えたことを特徴とする。
換する直並列変換回路手段と、変換されたブロックデー
タの不平衡を検出する回路手段と、ブロックデータの不
平衡信号と直前までのブロック間の不平衡信号とを保持
する回路手段と、この回路手段の出力から、ブロック間
の不平衡を検出する回路手段と、この回路手段により検
出される不平衡が閾値を越えた場合に誤り符号を送出す
る回路手段とを備えたことを特徴とする。
データ信号をブロックデータに変換し、変換されたブロ
ックデータの不平衡を検出し、この不平衡信号とブロッ
ク間の不平衡信号とを保持して、ブロックデータとブロ
ック間の不平衡が閾値を越えた場合に誤りであると判定
する。
ックデータの不平衡を検出し、この不平衡信号とブロッ
ク間の不平衡信号とを保持して、ブロックデータとブロ
ック間の不平衡が閾値を越えた場合に誤りであると判定
する。
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例を示す構成ブロック図である
。この実施例においては伝送路符号として５８６Ｂ（ｍ
＝５、ｎ＝６）符号を用いている。
。この実施例においては伝送路符号として５８６Ｂ（ｍ
＝５、ｎ＝６）符号を用いている。
図において、１は１ビツトの直列データ信号を６ビツト
のブロックデータに変換する直並列変換回路である。２
は６ビツトのブロックデータの不平衡を検出する不平衡
検出回路である。保持回路３はブロックデータネ平衡検
出回路２の出力信号と、ブロック間不平衡検出回路の閾
値を越えない出力信号を保持する。４はブロック間の不
平衡検出回路であり、５は誤り符号送出回路である。
のブロックデータに変換する直並列変換回路である。２
は６ビツトのブロックデータの不平衡を検出する不平衡
検出回路である。保持回路３はブロックデータネ平衡検
出回路２の出力信号と、ブロック間不平衡検出回路の閾
値を越えない出力信号を保持する。４はブロック間の不
平衡検出回路であり、５は誤り符号送出回路である。
次にこの実施例の動作を説明する。
直並列変換回路１は、ピットレー）ｆのデータ信号６を
、周波数ｆのクロック信号７と、図示していないブロッ
ク同期回路から送出された周波数ｆ／６のクロック信号
８により直列並列変換し、６ビツトのブロックデータと
してブロックデータネ平衡検出回路２へ送出する。ブロ
ックデータネ平衡検出回路２は、６ビツトのブロックデ
ータ内の１ （マーク）とＯ（スペース）の数の差を計
数して送出する。例えば、ブロックデータが（１１１０
００）のときは０、（１１００００） （７）ときは−
２、（００１１１１） （７）ときは＋２、（１０００
００） （７）ときは−４、（０１１１１１）ときは＋
４、（００００００）のときは−６、（１１１１１１）
のときは＋６を送出する。
、周波数ｆのクロック信号７と、図示していないブロッ
ク同期回路から送出された周波数ｆ／６のクロック信号
８により直列並列変換し、６ビツトのブロックデータと
してブロックデータネ平衡検出回路２へ送出する。ブロ
ックデータネ平衡検出回路２は、６ビツトのブロックデ
ータ内の１ （マーク）とＯ（スペース）の数の差を計
数して送出する。例えば、ブロックデータが（１１１０
００）のときは０、（１１００００） （７）ときは−
２、（００１１１１） （７）ときは＋２、（１０００
００） （７）ときは−４、（０１１１１１）ときは＋
４、（００００００）のときは−６、（１１１１１１）
のときは＋６を送出する。
保持回路３は、ブロックデータネ平衡検出回路３から送
出された時刻ａＴ０ （ａ：整数、Ｔｏ ：ｌブロック
長）における１ブロツクの不平衡信号と、ブロック間不
平衡検出回路４から送出された直前の時刻（ａｌ）Ｔｏ
までの不平衡信号を保持して同時に送出する。ブロック
データの不平衡信号が＋４、−４、＋６、−６のときは
その信号を誤り符号送出回路５へ送出し、＋２、−２．
０のときはブロック間不平衡検出回路４へ送出する。
出された時刻ａＴ０ （ａ：整数、Ｔｏ ：ｌブロック
長）における１ブロツクの不平衡信号と、ブロック間不
平衡検出回路４から送出された直前の時刻（ａｌ）Ｔｏ
までの不平衡信号を保持して同時に送出する。ブロック
データの不平衡信号が＋４、−４、＋６、−６のときは
その信号を誤り符号送出回路５へ送出し、＋２、−２．
０のときはブロック間不平衡検出回路４へ送出する。
ブロック間不平衡検出回路４は、保持回路３がら入力さ
れる不平衡信号によって時刻ａＴ０までのブロック間の
マークとスペースの差を計数して、不平衡信号が＋４、
−４ときはその信号を誤り符号送出回路５へ送出し、＋
２、−２．０のときはその信号を保持回路３に送出する
。誤り符号送出回路５は、入力された不平衡信号に基づ
き時刻ａＴｏにおけるブロックデータのマークとスペー
スの差すなわち不平衡の数が＋６、−６、＋４、−４の
場合、および時刻ａＴｏまでのブロック間のマークとス
ペースの差が＋４、−４の場合には誤り符号９を送出す
る。この実施例は不平衡の閾値として＋４、−４を用い
ており、不平衡が＋４、−４を越える場合は誤り符号を
出す。
れる不平衡信号によって時刻ａＴ０までのブロック間の
マークとスペースの差を計数して、不平衡信号が＋４、
−４ときはその信号を誤り符号送出回路５へ送出し、＋
２、−２．０のときはその信号を保持回路３に送出する
。誤り符号送出回路５は、入力された不平衡信号に基づ
き時刻ａＴｏにおけるブロックデータのマークとスペー
スの差すなわち不平衡の数が＋６、−６、＋４、−４の
場合、および時刻ａＴｏまでのブロック間のマークとス
ペースの差が＋４、−４の場合には誤り符号９を送出す
る。この実施例は不平衡の閾値として＋４、−４を用い
ており、不平衡が＋４、−４を越える場合は誤り符号を
出す。
以上説明したように、本発明は、いったんブロックデー
タに変換してから、ブロック単位の不平衡性とブロック
間の不平衡性を検出し、誤り検出を行うことができるの
で、誤り検出のクロック周波数がｆ／ｎと遅いものです
み、高速処理のアップダウンカウンタを構成する必要な
しに高速伝送処理に適した誤り検出を可能とする。
タに変換してから、ブロック単位の不平衡性とブロック
間の不平衡性を検出し、誤り検出を行うことができるの
で、誤り検出のクロック周波数がｆ／ｎと遅いものです
み、高速処理のアップダウンカウンタを構成する必要な
しに高速伝送処理に適した誤り検出を可能とする。
第１図は本発明の実施例構成ブロック図。
第２図は従来の誤り検出方式のブロック図。
１・・・直並列変換回路、２・・・ブロックデータネ平
衡検出回路、３・・・保持回路、４・・・ブロック間不
平衡検出回路、５・・・誤り符号送出回路、１ｏ・・・
アップダウンカウンタ。
衡検出回路、３・・・保持回路、４・・・ブロック間不
平衡検出回路、５・・・誤り符号送出回路、１ｏ・・・
アップダウンカウンタ。
Claims (1)
- （１）判定すべきデータ信号をブロックデータに変換す
る直並列変換回路手段と、 変換されたブロックデータの不平衡を検出する回路手段
と、 ブロックデータの不平衡信号と直前までのブロック間の
不平衡信号とを保持する回路手段と、この回路手段の出
力から、ブロック間の不平衡を検出する回路手段と、 この回路手段により検出される不平衡が閾値を越えた場
合に誤り符号を送出する回路手段とを備えたことを特徴
とする誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15346485A JPS6214543A (ja) | 1985-07-11 | 1985-07-11 | 誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15346485A JPS6214543A (ja) | 1985-07-11 | 1985-07-11 | 誤り検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6214543A true JPS6214543A (ja) | 1987-01-23 |
| JPH0455008B2 JPH0455008B2 (ja) | 1992-09-02 |
Family
ID=15563134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15346485A Granted JPS6214543A (ja) | 1985-07-11 | 1985-07-11 | 誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108964837A (zh) * | 2017-05-24 | 2018-12-07 | 华为技术有限公司 | 一种比特块流误码检测方法及设备 |
-
1985
- 1985-07-11 JP JP15346485A patent/JPS6214543A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108964837A (zh) * | 2017-05-24 | 2018-12-07 | 华为技术有限公司 | 一种比特块流误码检测方法及设备 |
| CN108964837B (zh) * | 2017-05-24 | 2020-10-09 | 华为技术有限公司 | 一种比特块流收发方法及设备 |
| US10992315B2 (en) | 2017-05-24 | 2021-04-27 | Huawei Technologies Co., Ltd. | Bit block stream bit error detection method and device |
| US11463104B2 (en) | 2017-05-24 | 2022-10-04 | Huawei Technologies Co., Ltd. | Bit block stream bit error detection method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0455008B2 (ja) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0276641A2 (en) | Data coding interface | |
| CA1165475A (en) | Method and device for multiplexing a data signal and several secondary signals, demultiplexing method and device associated therewith, and interface transmitter receiver using the same | |
| US11637724B2 (en) | Coding schemes for communicating multiple logic states through a digital isolator | |
| JP4855157B2 (ja) | ビット速度判定装置 | |
| JPS6214543A (ja) | 誤り検出方式 | |
| JP2957665B2 (ja) | Ｈｄｂ３，ａｍｉ符号則違反検出装置 | |
| EP0669738A2 (en) | System and method for automatically detecting speed, parity, and character length | |
| GB2343092A (en) | Framing codes for a high speed parallel data bus | |
| US5504761A (en) | Apparatus for detecting error in a communications line | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPS61201534A (ja) | 衝突検出機能付き送受信装置 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPS5744351A (en) | Code error detecting circuit | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPH0450777B2 (ja) | ||
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| SE9203047L (sv) | Anordning för överföring av information från en första till en andra elektronisk enhet | |
| JPS6232737A (ja) | 符号変換伝送方式 | |
| JPH0410822A (ja) | 制御信号伝送方法 | |
| JPS6359234A (ja) | 光伝送方式 | |
| JPS5866447A (ja) | 戦報伝送方式 | |
| JPH02206945A (ja) | ライン状態検出装置 | |
| JPS6281127A (ja) | デイジタル中継方式の誤り検出方式 | |
| JPS63227144A (ja) | 同期検出方式 |