JPS63227144A - 同期検出方式 - Google Patents
同期検出方式Info
- Publication number
- JPS63227144A JPS63227144A JP62061743A JP6174387A JPS63227144A JP S63227144 A JPS63227144 A JP S63227144A JP 62061743 A JP62061743 A JP 62061743A JP 6174387 A JP6174387 A JP 6174387A JP S63227144 A JPS63227144 A JP S63227144A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- bits
- received
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 20
- 125000004122 cyclic group Chemical group 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信回線を介してサイクリックディジタル情報
伝送方式によって信号の伝送を行うテレメータ／テレコ
ントロールシステムに関し、特にサイクリックディジタ
ル情報の同期検出方式に関する。
伝送方式によって信号の伝送を行うテレメータ／テレコ
ントロールシステムに関し、特にサイクリックディジタ
ル情報の同期検出方式に関する。
従来の技術を第３図を用いて説明する。伝送路１から復
調回路２を介して得られた電気学会通信専門委員会績の
サイクリックディジタル情報伝送装置仕様基準による伝
送フォーマットのデータ（以下電気学会方式のサイクリ
ックディジタル伝送フォーマットとする）は、シリアル
−パラレル変換回路３によっであるビット数（通常８ビ
ット−１バイト）毎に中央処理装置４へ渡される。中央
処理装置４は受信データの編集及び同期ワードの検出の
ためにランダムアクセスメモリにて構成されるシフトレ
ジスタ５に渡されたデータを一旦退避する。
調回路２を介して得られた電気学会通信専門委員会績の
サイクリックディジタル情報伝送装置仕様基準による伝
送フォーマットのデータ（以下電気学会方式のサイクリ
ックディジタル伝送フォーマットとする）は、シリアル
−パラレル変換回路３によっであるビット数（通常８ビ
ット−１バイト）毎に中央処理装置４へ渡される。中央
処理装置４は受信データの編集及び同期ワードの検出の
ためにランダムアクセスメモリにて構成されるシフトレ
ジスタ５に渡されたデータを一旦退避する。
同期ワードは第４図に示す構成で、連続するビット０を
カウントすることにより検出するが、従来は第５図に示
゛すフローによって１ビツトづつ′１”か０”かを判定
しくステップ３０１゜３０２） “Ｏ”だったら同期検
出カウンタ６を＋１しくステップ３０３，３０４）
“°１パだったら同期検出カウンタ６の値と同期ワード
の連続するビット数０の数、すなわち、ワードあたりの
ビット数−２とを比較しくスラップ３０５）一致した時
に同期検出としくステップ３０６） 、同期検出カウン
タ６をクリアしていた（ステップ３０７）。
カウントすることにより検出するが、従来は第５図に示
゛すフローによって１ビツトづつ′１”か０”かを判定
しくステップ３０１゜３０２） “Ｏ”だったら同期検
出カウンタ６を＋１しくステップ３０３，３０４）
“°１パだったら同期検出カウンタ６の値と同期ワード
の連続するビット数０の数、すなわち、ワードあたりの
ビット数−２とを比較しくスラップ３０５）一致した時
に同期検出としくステップ３０６） 、同期検出カウン
タ６をクリアしていた（ステップ３０７）。
上述した従来の技術では、もともとあまり頻繁には伝送
されない同期ワードのなめに常に１ビツトづつ受信デー
タをチェックしなくてはならず、中央演算装置にとって
大きな負荷となっていた。
されない同期ワードのなめに常に１ビツトづつ受信デー
タをチェックしなくてはならず、中央演算装置にとって
大きな負荷となっていた。
特に中央処理装置の能力が低い場合や伝送速度が大きい
場合には中央演算装置の負荷のほとんどがこの同期検出
によるものとなってしまうという欠点があった。
場合には中央演算装置の負荷のほとんどがこの同期検出
によるものとなってしまうという欠点があった。
本発明では、新たにシリアル−パラレル変換回路と中央
処理装置との間に受信データをデータ値０と比較する比
較回路を挿入し、中央演算装置におけるビットシフトを
最小限におさえる機能を有する。
処理装置との間に受信データをデータ値０と比較する比
較回路を挿入し、中央演算装置におけるビットシフトを
最小限におさえる機能を有する。
次に、本発明について図面を参照して説明する。
第１図は、４４ビツト／１ワードの電気学会方式のサイ
クリックディジタル伝送フォーマットのデータを受信し
、８ビット単位でシリアル−パラレル変換する装置に本
発明方式を適用した実施例を示すブロック図である。４
４ビツト／１ワードの場合、同期ワードは第４図に示す
とおり４２個の連続したビット０を含んで構成される。
クリックディジタル伝送フォーマットのデータを受信し
、８ビット単位でシリアル−パラレル変換する装置に本
発明方式を適用した実施例を示すブロック図である。４
４ビツト／１ワードの場合、同期ワードは第４図に示す
とおり４２個の連続したビット０を含んで構成される。
伝送路１を通じて受信したデータは復調回路２によりビ
ット列に変換され、さらにシリアル−パラレル変換回路
３により８ビツトのデータに変換される。
ット列に変換され、さらにシリアル−パラレル変換回路
３により８ビツトのデータに変換される。
比較回路７はシリアル−パラレル変換された８ビツトの
受信データと各ビット全てに０°′が格納された８ビツ
トのレジスタ８の値とを比較するもので、一致すれば連
続して８個のビット０を受信したことになるので、同期
検出カウンタ６を＋８とする。中央演算装置４は、上記
の比較回路７の出力を受は第２図のフローによって受信
データを処理する。ステップ２０１において、第１図の
比較回路７でＯＯを検出し°たかを判定し、検出してい
ないと判定された場合１．ステップ２０２において受信
した８ビツトのデータが同期ワードの最後のビット１を
含んでいるかを第１図の同期検出カウンタ６の現在値に
よ−って判定する。すなわち、受信データに最大７ビツ
トのビット０が含まれている可能性があることから、同
期検出カウンタ６の値が“３５”以上であればこのデー
タにより同期ワードの終了を検出する場合があると考え
られる。ステップ２０５において、シフトレジスタ５を
用いて、今受信したデータのビット０を上位からビット
シフトによってビット１が出現するまでカウントし、ス
テップ２０６においてその結果を同期検出カウンタ６に
加算する。さらにステップ２０７で更新後の同期検出カ
ウンタ６の値と値“４２”を比較して等しければ同期ワ
ードを検出したことになる。（ステップ２０８）。また
同期検出カウンタ６の値が４３”以上であれば不正なデ
ータを受信したものとしてステップ２０９のエラー処理
を行う。ステップ２０２において、同期検出カウンタ６
の値が“３５”未満と判定された場合、またはステップ
２０７において同期検出カウンタ６の値がパ４２”に満
たない場合は、同期ワード以外のデータであるかまたは
同期ワードの最初のビット１を含むデータと考えられ、
また同期検出した（ステップ２０８）場合は次の同期ワ
ード検出をおこなうために、シフトレジスタ５によって
受信データの下位ビットからビット０をカランとしくス
テップ２０３） 、そのカウント値を同期検出カウンタ
６に設定しなおして（ステップ２０４）、８ビツトデー
タの処理を終了する。
受信データと各ビット全てに０°′が格納された８ビツ
トのレジスタ８の値とを比較するもので、一致すれば連
続して８個のビット０を受信したことになるので、同期
検出カウンタ６を＋８とする。中央演算装置４は、上記
の比較回路７の出力を受は第２図のフローによって受信
データを処理する。ステップ２０１において、第１図の
比較回路７でＯＯを検出し°たかを判定し、検出してい
ないと判定された場合１．ステップ２０２において受信
した８ビツトのデータが同期ワードの最後のビット１を
含んでいるかを第１図の同期検出カウンタ６の現在値に
よ−って判定する。すなわち、受信データに最大７ビツ
トのビット０が含まれている可能性があることから、同
期検出カウンタ６の値が“３５”以上であればこのデー
タにより同期ワードの終了を検出する場合があると考え
られる。ステップ２０５において、シフトレジスタ５を
用いて、今受信したデータのビット０を上位からビット
シフトによってビット１が出現するまでカウントし、ス
テップ２０６においてその結果を同期検出カウンタ６に
加算する。さらにステップ２０７で更新後の同期検出カ
ウンタ６の値と値“４２”を比較して等しければ同期ワ
ードを検出したことになる。（ステップ２０８）。また
同期検出カウンタ６の値が４３”以上であれば不正なデ
ータを受信したものとしてステップ２０９のエラー処理
を行う。ステップ２０２において、同期検出カウンタ６
の値が“３５”未満と判定された場合、またはステップ
２０７において同期検出カウンタ６の値がパ４２”に満
たない場合は、同期ワード以外のデータであるかまたは
同期ワードの最初のビット１を含むデータと考えられ、
また同期検出した（ステップ２０８）場合は次の同期ワ
ード検出をおこなうために、シフトレジスタ５によって
受信データの下位ビットからビット０をカランとしくス
テップ２０３） 、そのカウント値を同期検出カウンタ
６に設定しなおして（ステップ２０４）、８ビツトデー
タの処理を終了する。
以上説明したフローでは、伝送データの大部分の占める
情報ワード受信の場合、はとんど下位ビットからのビッ
ト０のカウントを行うことになるが、ビットＯが続く可
能性は比較的低いことからビットシフトによるビット０
のカウントはかなり減少する。また同期ワード受信の場
合、４〜５バイト続くＯＯが比較回路でカウントされて
しまうために、その間、ビットシフトは不要になる。こ
れらのことから中央処理装置の負荷はかなり軽減される
という効果がある。
情報ワード受信の場合、はとんど下位ビットからのビッ
ト０のカウントを行うことになるが、ビットＯが続く可
能性は比較的低いことからビットシフトによるビット０
のカウントはかなり減少する。また同期ワード受信の場
合、４〜５バイト続くＯＯが比較回路でカウントされて
しまうために、その間、ビットシフトは不要になる。こ
れらのことから中央処理装置の負荷はかなり軽減される
という効果がある。
第１図は本発明方式を用いた４４ビツト／１ワードの電
気学会方式のサイクリックディジタル伝送フォーマット
によるデータの受信を行う具体的な装置の一実施例を示
すブロック図、第２図は本発明方式による同期検出処理
のフローの一例を示すフローチャート、第３図は従来の
方式による同期検出方式の説明図、第４図は電気学会方
式のサイクリックディジタル伝送方式における同期ワー
ドの構成図、第５図は従来方式による同期検出処理フロ
ーの一例を示すフローチャートである。 １・・・伝送路、２・・・復調回路、３・・・シリアル
−パラレル変換回路、４・・・中央処理装置、５・・・
シフト第３図 第４図
気学会方式のサイクリックディジタル伝送フォーマット
によるデータの受信を行う具体的な装置の一実施例を示
すブロック図、第２図は本発明方式による同期検出処理
のフローの一例を示すフローチャート、第３図は従来の
方式による同期検出方式の説明図、第４図は電気学会方
式のサイクリックディジタル伝送方式における同期ワー
ドの構成図、第５図は従来方式による同期検出処理フロ
ーの一例を示すフローチャートである。 １・・・伝送路、２・・・復調回路、３・・・シリアル
−パラレル変換回路、４・・・中央処理装置、５・・・
シフト第３図 第４図
Claims (1)
- 電気学会方式のサイクリックディジタル伝送方式におけ
る同期検出方式において、受信したシリアルデータを予
じめ定めたパラレルデータに変換した後、変換したパラ
レルビット数単位で全て０かどうかのチェックを行うこ
とにより、同期ワードに付随する連続したビット０の列
をカウントすることを特徴とする同期検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061743A JPS63227144A (ja) | 1987-03-16 | 1987-03-16 | 同期検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061743A JPS63227144A (ja) | 1987-03-16 | 1987-03-16 | 同期検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227144A true JPS63227144A (ja) | 1988-09-21 |
Family
ID=13179962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061743A Pending JPS63227144A (ja) | 1987-03-16 | 1987-03-16 | 同期検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227144A (ja) |
-
1987
- 1987-03-16 JP JP62061743A patent/JPS63227144A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04284753A (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| CN114416626B (zh) | 一种基于8b/10b编码的异步串行数据恢复方法 | |
| JPS592416B2 (ja) | デイジタル相関受信機 | |
| US5612979A (en) | Synchronous circuit | |
| JPS63227144A (ja) | 同期検出方式 | |
| EP0315699B1 (en) | Method and system for checking errors of signal being transferred through transmission line | |
| KR920002747B1 (ko) | 회수프레임인식장치 | |
| US5072448A (en) | Quasi-random digital sequence detector | |
| US20020184412A1 (en) | System and method for locating and aligning to framing bits | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPS60160740A (ja) | 通信制御装置 | |
| JP3246044B2 (ja) | 固定パターンのエラー測定装置 | |
| JPS60219852A (ja) | コ−ド処理方式 | |
| JPH088544B2 (ja) | フレーム同期信号検出回路 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| JPH0312815B2 (ja) | ||
| JPS63197151A (ja) | シリアルデ−タ転送方式 | |
| JPS62281534A (ja) | フレ−ム同期パタ−ン相関検出回路 | |
| JPH04103296A (ja) | 遠方監視装置の誤り制御方式 | |
| JP2003179587A (ja) | データ入力装置 | |
| JPH0528930B2 (ja) | ||
| JPH0317265B2 (ja) | ||
| JPH0758725A (ja) | データ送信装置およびデータ受信装置 | |
| JP2001128163A (ja) | 画像復号化装置 |