JPS62146073A - 圧縮デ−タの伸長装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像処理分野等における圧縮された画像デー
タの高速伸長に関するものである。

〔従来の技術〕

第６図は従来方式による圧縮データ伸長回路であり、図
において、１１１は圧縮データを記憶する圧縮データメ
モリ、（２Ｉは圧縮データメモリ＋１１からの出力を並
−直列変換する並−直シフトレジスタ、（７）は並−厘
シフトレジスタ１２）からの圧縮データの直列出力をＩ
　Ｂｉｔずつ処理して、元のデータに復元する直列＠！
理伸長部である。

次に動作について説明する。圧縮データ例として、第２
図に示すファクシミリ国際規格（ＣＣ工ＴＴ）の０３等
に使用される一次元ＭＨ符号を用いて説明する。

圧縮データメモリ＋１１に、白１画累、黒！画素が符号
化されて交互、に入っているとすれば、第７図に示すよ
うなタイミングにより、１１１列処理伸長（７）は、並
−直シフトレジスタ（２）よすＩＢｉｔずつ敗り出しデ
コード処理を実行していく。当然ながら並−直シフトレ
ジスタ（２）が空になった場合は、圧縮データメモリ＋
１１より、次データを並−直シフトレジスタ（２′Ｉに
並列ロードしてデータが途切れないようにしている。直
列処理伸長部（７）は、白１画素の符号化コードがａ　
Ｂｌｔ　（白ランレングス１画素”　’　０００１１１
　”）故、伸長部クロックを６クロツク使用して、白１
画素を復元する・同様ｅζζ黒画画素ついては、符号化
コードが３Ｂｉｔの為、８クロツクを使用して、黒１画
素を復元する。即ち、直列処理伸長部（７）は、符号化
コードＩＢｉｔｒ（ｑして、伸長部クロックをｌクロッ
クを使用して、ダコード匙理を実行していく。

〔発明が解決しようとする問題点〕

従来の圧縮データ伸長回路は以上のように構成されてい
るので圧縮率（実ｌ５９ｏｒｉ＊数／、号化Ｂｉｔ数）
が１未満の時は、伸長部クロックｌクロッで１画素のぽ
元ができず、例えば、ｍ記説明のように、自重画素（圧
縮率ｘ　）６−ｏ、ｔａ勢復元に伸長部クロックを６ク
ロツク必要としなければならないなど、高速に伸長する
ことができないなどの問題点があった◎ この発明は上記のような従来のものの欠点ｒ除去する為
になされたもので、通常Ｎ　Ｂｉｔで４成されるｌ符号
化データを、伸長部クロックｌクロックで並列処理でき
る高速沖長回ｗ！ｒを得ることを目的としている。

〔問題点を解決するための手段〕

この発明に係る圧縮データ伸長回路に、ワードレジスタ
を設け、並列処理伸長部に対して、圧縮データを、並列
（ワードにて）に供給するようにしたものである。尚こ
のワードレジスタのＢｉｔ数は、通常Ｎ　Ｂｉｔで構成
されるｌ符号化データの最も長い符号化ｓ１ｔ　ａか又
は、それ以上のＢｉｔ数である。

〔作用〕

この発明におけるワードレジスタは、並列処理伸長部ｖ
ｃ対して、圧縮データを並列に供給する為、並列処理伸
長部は、それと、メモリーマツプ方式等により即座に解
読がり能となる。

〔実施例〕

以下、この発明の一実施例２図について説明する。第１
図において、＋１１は圧縮データを記憶する圧縮データ
メモリ、（２）は圧縮データメモリＨ１からの出力全１
１−直列変換する並−直シフトレジスタ、１３Ｉは、並
−直シフトレジスタ（２１からの直列出力を厘−並列変
換する直−並列シフトレジスタ、１４）は直−並シフト
レジスタ（３）の出力と、後述するワードレジスタのフ
ィードバックデータを祈ワードに合成するマルチプレク
サ、【６）はマルチプレクサ（４）の出力をラッチする
ワードレジスタ、１６１はワードレジスタＩａ＋の出力
である圧縮データを並列処理する並列処理伸長部である
。

従来と同様圧縮データ例として、第２図に示すファクシ
ミリ国際規格（ＣＣ工ＴＴ）のＧ３等に使用される一次
元ＭＨ符号を用りて説明する。又説明用として、第３図
に圧縮データストリームの処理遷移図、第４図に谷部の
データ遷移図、５ｇ５図Ｋ　ｉ中長タイミング図を示す
。

第８図ｒＣ示した圧縮データストリームのＮサイクル時
点では、白１１−索、黒ｌｌＩ！ｌＩ素が符号化されて
交互に入っている例である。

この時、データストリームの最初の１６　Ｂｉｔが、ワ
ードレジスタ（５）に、絖（１６Ｂｉｔが直−並シフト
レジスタ＋３１に入っている。Ｎサイクルで並列処理伸
長部（６）にワードレジスタ（′＃報の１６　Ｂｉｔ　
’ｉメモリーマツプ方式等により、即座に解読して、最
初の８Ｂｉｔデータを１白のランレングス１を得、次の
Ｎ＋１サイクルに復元画素情報として出力する。Ｎサイ
クルで、白ランレングスｌを解読した並列処理伸長部（
６）は、マルチプレクサ＋４１　ｆｃ対して、新ワード
の作成要求をする。ＮＩＪち、ワードレジスタの最初の
６　Ｂｉｔ　ｋ解読したので、残りの１０　Ｂｉｔ　ｋ
　、次の析ワードの最初の１０　Ｂｉｔ　Ｉ／Ｃ％直−
並シフトレジスタ（３１からの新しいデータを１続（６
Ｂｉｔに合成し、新しい１６　Ｂｉｔデータを作成する
ように指示する。従って、Ｎ＋１サイクルでは、第３図
に示すＮ＋１サイクルのデータストリームに−ａ＄する
。この状ｔ＋’ｆｔ示したのが第４図でちる。

又、Ｎ＋１サイクルの最初で直−並シフトレジ゛　　　
スタ（３１は、Ｎサイクルで、新ワード作成用に６Ｂｉ
ｔ供給した為、６Ｂｉｔシフトダクンすることにより、
供給したデータを切り捨て、新たなデータを収り込む。

この時当然ながら、直−並シフトレジスタ（３１へ直列
入力を供給する並−直シフトレジスタ（２）も１１　Ｂ
ｉｔのシフトダウンが行なわれる。

もし、並−直シフトレジスタ（２１が空になった時は次
データを圧縮データメモリ１１１より並列ロードし、デ
ータが途切れないようにしている。′この状態を示した
のが第５図でるる。

ｑ２−直シフトｌ／ジスタ出力の斜線部分では、シフト
途中にて１８ピツト全てシフトが完了した時は圧縮デー
タメモリｉｌ＋から次データ金並−直ロードし、データ
が途切れないように動作している。又置皿シフトレジス
タ出力の斜ａ部分はシフトダウンする部分を示している
。

以上の礫Ｖ返しにて、並列処理伸長部１６１は、次々に
符号化された圧縮データを、伸長部クロックｌクロック
にて、並列処理していく◎〔発明の効果〕 以上のように、この発明によれば、圧縮データを並列に
伸長６理できるように構成したので、圧縮効率に関係な
く、伸長部クロックｌクロックに対して、１画素の復元
が実記でき、圧縮データの高速伸長が得られる幼果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例による圧縮データ伸長装置
の構成図、第２図は一次元ＭＨ符号におけるターミネイ
テイング符号の抜枠、第３図はこの発明の一実施例によ
る圧縮データストリームの熾理遭移図、第４図は第１図
の各部のデータ４移図、第５図は第１図の伸長タイミン
グ図、第６図は従来方式による圧縮データ伸長回路の構
成図、第７図は第６図の伸長タイミング図である。 ｆｉ＋−−一王縮データメモリ、＋２１−−一韮一直シ
７トレジスタ、ｔ３ｉ−直−韮シフトレジスタ、（４１
−ｍ−マルチプレクサ、＋５１−−−ワードレジスタ、
＋６１−−一並列処理伸長部、（力−−−直列処理伸長
部。 なお図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 圧縮データを格納する圧縮データメモリと、この出力を
   並−直列変換する並−直シフトレジスタと、この並−直
   シフトレジスタの出力を直−並列変換する直−並シフト
   レジスタと、この直−並シフトレジスタの出力とワード
   レジスタのフィードバックデータを新ワードに合成する
   マルチプレクサと、このマルチプレクサ出力のフードデ
   ータをラッチするワードレジスタと、このワードレジス
   タ出力である圧縮データに対して、Ｎ（Ｎは整数）ビッ
   トで構成される１符号化データを１クロックで処理する
   並列処理伸長部とを設けたことを特徴とする圧縮データ
   の伸長装置。