JPS6214705Y2 - - Google Patents
Info
- Publication number
- JPS6214705Y2 JPS6214705Y2 JP1980004152U JP415280U JPS6214705Y2 JP S6214705 Y2 JPS6214705 Y2 JP S6214705Y2 JP 1980004152 U JP1980004152 U JP 1980004152U JP 415280 U JP415280 U JP 415280U JP S6214705 Y2 JPS6214705 Y2 JP S6214705Y2
- Authority
- JP
- Japan
- Prior art keywords
- insulated
- heat sink
- lead
- frame
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はトランジスタやサイリスタ等の半導体
装置に関するものである。
装置に関するものである。
一般に、半導体装置は放熱板上にペレツトを直
接に半田付けした非絶縁型と、放熱板上にリード
を絶縁板を介して半田付けし、このリード上にペ
レツトを半田付けする絶縁型とが多く用いられて
いる。例えば前者非絶縁型半導体装置をサイリス
タを例に説明すると、これは第１図及び第２図に
示すような放熱板フレーム１とリードフレーム２
から複数個が一括して製造されている。即ち、放
熱板フレーム１は複数の放熱板３を一連一体に成
形したものであり、リードフレーム２はアノード
用リード４ａとカソード用リード４ｂ及びゲート
用リード４ｃを１組とするリード部４を複数組一
連一体に成形したものである。又、各放熱板３の
端面にはリードかしめ用の切欠き５が予め形成さ
れ、この切欠き５にリード部４のアノード用リー
ド４ａの先端折曲部６が嵌着されてかしめられる
ことにより、両フレーム１，２を一体化してい
る。そして、この一体化の後に各放熱板３上の定
位置にペレツト７を半田８で固着し、更にペレツ
ト７のカソード電極とリード４ｂを金属細線９
で、ゲート電極とリード４ｃを金属細線１０で
夫々接続してから、鎖線で示す要部を樹脂１１で
モールドして、個々の製品に分割している。尚、
上記放熱板３へのリード４ａのかしめは、例えば
第３図及び第４図に示すように、切欠き５にリー
ド４ａの先端折曲部６を嵌めて切欠き５の両側壁
を切欠き５より幅広で両側先端に切刃１２，１２
を有する押し型１３で押圧して、両側壁を切込
み、続いて内側に押圧変形させて行うようにす
る。この時、リード４ａと放熱板３との電気的接
続を確実にする目的でかしめ部分を半田付けする
場合もある。
接に半田付けした非絶縁型と、放熱板上にリード
を絶縁板を介して半田付けし、このリード上にペ
レツトを半田付けする絶縁型とが多く用いられて
いる。例えば前者非絶縁型半導体装置をサイリス
タを例に説明すると、これは第１図及び第２図に
示すような放熱板フレーム１とリードフレーム２
から複数個が一括して製造されている。即ち、放
熱板フレーム１は複数の放熱板３を一連一体に成
形したものであり、リードフレーム２はアノード
用リード４ａとカソード用リード４ｂ及びゲート
用リード４ｃを１組とするリード部４を複数組一
連一体に成形したものである。又、各放熱板３の
端面にはリードかしめ用の切欠き５が予め形成さ
れ、この切欠き５にリード部４のアノード用リー
ド４ａの先端折曲部６が嵌着されてかしめられる
ことにより、両フレーム１，２を一体化してい
る。そして、この一体化の後に各放熱板３上の定
位置にペレツト７を半田８で固着し、更にペレツ
ト７のカソード電極とリード４ｂを金属細線９
で、ゲート電極とリード４ｃを金属細線１０で
夫々接続してから、鎖線で示す要部を樹脂１１で
モールドして、個々の製品に分割している。尚、
上記放熱板３へのリード４ａのかしめは、例えば
第３図及び第４図に示すように、切欠き５にリー
ド４ａの先端折曲部６を嵌めて切欠き５の両側壁
を切欠き５より幅広で両側先端に切刃１２，１２
を有する押し型１３で押圧して、両側壁を切込
み、続いて内側に押圧変形させて行うようにす
る。この時、リード４ａと放熱板３との電気的接
続を確実にする目的でかしめ部分を半田付けする
場合もある。
このような非絶縁型のものは放熱板３自体がア
ノード電極として用いられ、又、放熱性を良くす
るために放熱板３をシヤーシ等に直付けして取付
けられている。又、アノード接地でない回路に使
用する場合は放熱板３とシヤーシ等の間に絶縁シ
ートを介在させて取付けていた。ところが、放熱
板３の底面にメツキバリや、プレス成形時に生じ
る加工バリがあると、このバリが絶縁シートを突
き破つて放熱板３がシヤーシ等にシヨートする恐
れがあり、シヤーシ等との絶縁が不安定になる欠
点があつた。
ノード電極として用いられ、又、放熱性を良くす
るために放熱板３をシヤーシ等に直付けして取付
けられている。又、アノード接地でない回路に使
用する場合は放熱板３とシヤーシ等の間に絶縁シ
ートを介在させて取付けていた。ところが、放熱
板３の底面にメツキバリや、プレス成形時に生じ
る加工バリがあると、このバリが絶縁シートを突
き破つて放熱板３がシヤーシ等にシヨートする恐
れがあり、シヤーシ等との絶縁が不安定になる欠
点があつた。
この非絶縁型の欠点を除去するものとして絶縁
型半導体装置が知られている。これは第５図及び
第６図に示すように、放熱板フレーム１４の各放
熱板１５上にセラミツク等の絶縁板１６を半田１
７で固着し、更に絶縁板１６上にリードフレーム
１８のアノード用リード１９ａを半田２０で固着
して両フレーム１４，１８を半田結合にて一体化
する。その後、リード１９ａ上にペレツト２１を
半田２２でマウントしてから、ペレツト２１の各
電極とリード１９ｂ，１９ｃとを金属細線２３，
２４で接続し、更に鎖線部分を樹脂２５でモール
ドして、個々の製品毎に分割する。このようにす
ると、ペレツト２１のアノード電極はリード１９
ａだけで導出され、放熱板１５とは絶縁板１６で
絶縁されるため、アノード非接地で使用する場合
でも放熱板１５をシヤーシ等に直付けできる。
型半導体装置が知られている。これは第５図及び
第６図に示すように、放熱板フレーム１４の各放
熱板１５上にセラミツク等の絶縁板１６を半田１
７で固着し、更に絶縁板１６上にリードフレーム
１８のアノード用リード１９ａを半田２０で固着
して両フレーム１４，１８を半田結合にて一体化
する。その後、リード１９ａ上にペレツト２１を
半田２２でマウントしてから、ペレツト２１の各
電極とリード１９ｂ，１９ｃとを金属細線２３，
２４で接続し、更に鎖線部分を樹脂２５でモール
ドして、個々の製品毎に分割する。このようにす
ると、ペレツト２１のアノード電極はリード１９
ａだけで導出され、放熱板１５とは絶縁板１６で
絶縁されるため、アノード非接地で使用する場合
でも放熱板１５をシヤーシ等に直付けできる。
ところが、上記絶縁型のものはペレツトマウン
ト時に半田２２を溶融させるが、その時の加熱温
度で絶縁板１６上下の半田１７，２０も溶融し
て、放熱板１５とリード部１９の相対位置がズレ
ることがあつた。このような位置ズレが生じると
半田１７，２０が絶縁板１６から喰み出してシヨ
ートしたりするトラブルが生じ、不良品の発生率
が高くなる欠点が生じた。又、この位置ズレを防
止する工夫として、前記各半田１７，２０，２２
の融点を変えることが知られている。つまり、半
田１７の融点をT1、半田２０の融点をT2、半田
２２の融点をT3とするとT1＞T2＞T3と設定すれ
ば、ペレツトマウント時にT3まで加熱しても半
田１７，２０が溶融する心配はなく、従つて放熱
板１５とリード部１９の相対位置ズレが防止され
る。しかし、各半田１７，２０，２２の融点を変
えると作業上の処理や管理が繁雑となり、実用的
ではなかつた。
ト時に半田２２を溶融させるが、その時の加熱温
度で絶縁板１６上下の半田１７，２０も溶融し
て、放熱板１５とリード部１９の相対位置がズレ
ることがあつた。このような位置ズレが生じると
半田１７，２０が絶縁板１６から喰み出してシヨ
ートしたりするトラブルが生じ、不良品の発生率
が高くなる欠点が生じた。又、この位置ズレを防
止する工夫として、前記各半田１７，２０，２２
の融点を変えることが知られている。つまり、半
田１７の融点をT1、半田２０の融点をT2、半田
２２の融点をT3とするとT1＞T2＞T3と設定すれ
ば、ペレツトマウント時にT3まで加熱しても半
田１７，２０が溶融する心配はなく、従つて放熱
板１５とリード部１９の相対位置ズレが防止され
る。しかし、各半田１７，２０，２２の融点を変
えると作業上の処理や管理が繁雑となり、実用的
ではなかつた。
又、従来は上記した絶縁型半導体装置を製造す
る場合は絶縁型に応じた製造ラインを設けて行
い、この同じラインをそのまま用いて別の非絶縁
型半導体装置を製造することはできなかつた。
尚、同一ラインで非絶縁型を製造するとなると絶
縁型から非絶縁型の変更に応じた設備の切換えが
必要で、且つこの切換えが非常に手間を要した。
る場合は絶縁型に応じた製造ラインを設けて行
い、この同じラインをそのまま用いて別の非絶縁
型半導体装置を製造することはできなかつた。
尚、同一ラインで非絶縁型を製造するとなると絶
縁型から非絶縁型の変更に応じた設備の切換えが
必要で、且つこの切換えが非常に手間を要した。
そこで本考案は上記従来の欠点に鑑み、これを
改良・除去するものとして、次の半導体装置を提
供する。即ち、本考案は１つの放熱板フレームと
１つのリードフレームとで絶縁型半導体装置と非
絶縁型半導体装置の２種タイプを同時に形成する
もので、例えばサイリスタの場合は第７図に示す
放熱板フレーム２６とリードフレーム２７を用い
る。
改良・除去するものとして、次の半導体装置を提
供する。即ち、本考案は１つの放熱板フレームと
１つのリードフレームとで絶縁型半導体装置と非
絶縁型半導体装置の２種タイプを同時に形成する
もので、例えばサイリスタの場合は第７図に示す
放熱板フレーム２６とリードフレーム２７を用い
る。
上記放熱板フレーム２６は第１図で示した非絶
縁型と同じ放熱板２８と、第５図で示した絶縁型
と同じ放熱板２９とを交互に、且つ夫々を複数枚
並べて一体成形したものである。一方、リードフ
レーム２７は第１図に示した非絶縁型と同じリー
ド部３０と、第５図で示した絶縁型と同じリード
部３１を交互に、且つ夫々を複数組並べて一体成
形したものである。そして、放熱板フレーム２６
の非絶縁型の各放熱板２８にリードフレーム２７
の非絶縁型の各リード部３０のリード３０ａをか
しめて固定すると共に、絶縁型の各放熱板２９上
に絶縁型の各リード部３１のリード３１ａを絶縁
板３２を介して半田付けする。つまり、絶縁板フ
レーム２６とリードフレーム２７は放熱板２８と
リード３０ａとのかしめにより、機械的強固に一
体化される。このように両フレーム２６，２７を
一体化すると、後は従来同様に非絶縁型放熱板２
８上にはペレツト３３を直接マウントして、この
ペレツト３３と各リード３０ｂ，３０ｃを金属細
線３４，３５で接続し、他方、絶縁型リード部３
１のリード３１ａ上にもペレツト３３をマウント
して、各リード３１ｂ，３１ｃと金属細線３４，
３５で接続する。このペレツトマウント時に絶縁
型放熱板２９上の半田が溶融しても、両フレーム
２６，２７がかしめで一体化されているので放熱
板２９とリード部３１の相対位置ズレはなく、従
つて正確なペレツトマウントができる。又、金属
細線３４，３５によるボンデイングが完了すると
第７図鎖線部分を樹脂３６でモールドして分割す
れば、絶縁型サイリスタと非絶縁型サイリスタが
同時に一括して得られる。
縁型と同じ放熱板２８と、第５図で示した絶縁型
と同じ放熱板２９とを交互に、且つ夫々を複数枚
並べて一体成形したものである。一方、リードフ
レーム２７は第１図に示した非絶縁型と同じリー
ド部３０と、第５図で示した絶縁型と同じリード
部３１を交互に、且つ夫々を複数組並べて一体成
形したものである。そして、放熱板フレーム２６
の非絶縁型の各放熱板２８にリードフレーム２７
の非絶縁型の各リード部３０のリード３０ａをか
しめて固定すると共に、絶縁型の各放熱板２９上
に絶縁型の各リード部３１のリード３１ａを絶縁
板３２を介して半田付けする。つまり、絶縁板フ
レーム２６とリードフレーム２７は放熱板２８と
リード３０ａとのかしめにより、機械的強固に一
体化される。このように両フレーム２６，２７を
一体化すると、後は従来同様に非絶縁型放熱板２
８上にはペレツト３３を直接マウントして、この
ペレツト３３と各リード３０ｂ，３０ｃを金属細
線３４，３５で接続し、他方、絶縁型リード部３
１のリード３１ａ上にもペレツト３３をマウント
して、各リード３１ｂ，３１ｃと金属細線３４，
３５で接続する。このペレツトマウント時に絶縁
型放熱板２９上の半田が溶融しても、両フレーム
２６，２７がかしめで一体化されているので放熱
板２９とリード部３１の相対位置ズレはなく、従
つて正確なペレツトマウントができる。又、金属
細線３４，３５によるボンデイングが完了すると
第７図鎖線部分を樹脂３６でモールドして分割す
れば、絶縁型サイリスタと非絶縁型サイリスタが
同時に一括して得られる。
尚、第７図では絶縁型と非絶縁型とを交互に配
列したが、この例に限らず、例えば非絶縁型を両
端部と中央部の３箇所に設けて他は全て絶縁型で
構成する等の工夫も可能である。又、本考案はサ
イリスタに限らず、トランジスタやIC等の他の
半導体装置にも十分適用し得るものである。
列したが、この例に限らず、例えば非絶縁型を両
端部と中央部の３箇所に設けて他は全て絶縁型で
構成する等の工夫も可能である。又、本考案はサ
イリスタに限らず、トランジスタやIC等の他の
半導体装置にも十分適用し得るものである。
以上説明したように、本考案は１つの放熱板フ
レームと１つのリードフレームで絶縁型と非絶縁
型の半導体装置を複数個一括して形成するように
したから、絶縁型と非絶縁型が同一製造ラインで
でき、異なるタイプへの切換えの手間がなくな
る。又、絶縁型半導体装置のペレツトマウント時
での放熱板とリードの位置ズレによるトラブル
が、非絶縁型半導体装置の放熱板とリードとのか
しめによる一体化によつて完全に解消され、絶縁
型半導体装置の良品率の向上が図れる。
レームと１つのリードフレームで絶縁型と非絶縁
型の半導体装置を複数個一括して形成するように
したから、絶縁型と非絶縁型が同一製造ラインで
でき、異なるタイプへの切換えの手間がなくな
る。又、絶縁型半導体装置のペレツトマウント時
での放熱板とリードの位置ズレによるトラブル
が、非絶縁型半導体装置の放熱板とリードとのか
しめによる一体化によつて完全に解消され、絶縁
型半導体装置の良品率の向上が図れる。
第１図は非絶縁型半導体装置の要部平面図、第
２図は第１図Ａ−Ａ線に沿う断面図、第３図及び
第４図は第１図及び第２図装置のかしめ部分での
かしめ要領を説明する斜視図、第５図は絶縁型半
導体装置の要部平面図、第６図は第５図Ｂ−Ｂ線
に沿う拡大断面図、第７図は本考案による半導体
装置の一実施例を示す要部平面図である。 ２６……放熱板フレーム、２７……リードフレ
ーム、２８……（非絶縁型）放熱板、２９……
（絶縁型）放熱板、３０……非絶縁型リード部、
３０ａ，３０ｂ，３０ｃ，３１ａ，３１ｂ，３１
ｃ……リード、３１……絶縁型リード部、３２…
…絶縁板、３３……半導体ペレツト、３４，３５
……金属細線、３６……樹脂。
２図は第１図Ａ−Ａ線に沿う断面図、第３図及び
第４図は第１図及び第２図装置のかしめ部分での
かしめ要領を説明する斜視図、第５図は絶縁型半
導体装置の要部平面図、第６図は第５図Ｂ−Ｂ線
に沿う拡大断面図、第７図は本考案による半導体
装置の一実施例を示す要部平面図である。 ２６……放熱板フレーム、２７……リードフレ
ーム、２８……（非絶縁型）放熱板、２９……
（絶縁型）放熱板、３０……非絶縁型リード部、
３０ａ，３０ｂ，３０ｃ，３１ａ，３１ｂ，３１
ｃ……リード、３１……絶縁型リード部、３２…
…絶縁板、３３……半導体ペレツト、３４，３５
……金属細線、３６……樹脂。
Claims (1)
- 複数の放熱板を一体成形した放熱板フレーム
と、前記放熱板の全数より少ない複数の放熱板に
固定されたリードを有する非絶縁型リード部、及
び残りの放熱板上に絶縁板を介して固定されたリ
ードを有する絶縁型リード部を一体に成形したリ
ードフレームとを備え、前記非絶縁型リード部に
対応する放熱板上および前記絶縁板に固定された
リード上にそれぞれペレツトをマウントしたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980004152U JPS6214705Y2 (ja) | 1980-01-17 | 1980-01-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980004152U JPS6214705Y2 (ja) | 1980-01-17 | 1980-01-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5744556U JPS5744556U (ja) | 1982-03-11 |
| JPS6214705Y2 true JPS6214705Y2 (ja) | 1987-04-15 |
Family
ID=29434483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980004152U Expired JPS6214705Y2 (ja) | 1980-01-17 | 1980-01-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214705Y2 (ja) |
-
1980
- 1980-01-17 JP JP1980004152U patent/JPS6214705Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5744556U (ja) | 1982-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| US5902959A (en) | Lead frame with waffled front and rear surfaces | |
| JP4699353B2 (ja) | 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法 | |
| US6914325B2 (en) | Power semiconductor module | |
| US4987475A (en) | Alignment of leads for ceramic integrated circuit packages | |
| EP0712158B1 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
| JP2504610B2 (ja) | 電力用半導体装置 | |
| KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
| JPH09186270A (ja) | 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板 | |
| US6365965B1 (en) | Power semiconductor module with terminals having holes for better adhesion | |
| JPS6214705Y2 (ja) | ||
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JPH09283687A (ja) | リードフレーム及び半導体装置 | |
| JP3250213B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
| JPS607750A (ja) | 絶縁型半導体装置 | |
| US4425575A (en) | Base for encapsulating components with coplanar electrodes | |
| JPH01120856A (ja) | リードフレーム | |
| JPS5843234Y2 (ja) | 半導体装置 | |
| JPS61194755A (ja) | 半導体装置 | |
| JPH021862Y2 (ja) | ||
| JPS6244815B2 (ja) | ||
| JPS642440Y2 (ja) | ||
| JPH056666Y2 (ja) | ||
| JP4063599B2 (ja) | 半導体素子の製造方法 | |
| JPH11340373A (ja) | 薄小型樹脂封止パッケージ |