JPS62147575A - 画素デ−タ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は変換特性をＲＯＭにマ・ノピングすることなく
必要とする任意の特性が得られるようにした画素データ
変換回路に関する。

〔従来の技術〕

従来の画素データ変換回路として、例えば、第２図に示
すように、入力ディジタル画素データに対し、トーン変
換回路２０を用いて中間調画像のトーンを再現するよう
にしたものがある。トーン変換回路２０は第３図に示す
ような人、出力特性を有している。

以上の構成において、トーン変換回路２０は入力ディジ
タル画素データに対し、例えば、中間調の濃度の程度を
Ｏ〜６３の６４階調で表わすことができ、トーン再現の
必要特性に応じて、明るい部分に多くの情報量を割当て
（第３図の特性１ｉｉ）、ハイライト部の階調を豊富に
表現し、或いは、逆に暗部を主体に表現する等の操作を
行なうことができる。

通常、以上の如き特性を実現するためには、第４図に示
すようなＲＯＭ２１を用いたデータ変換回路、（一般に
、ＬｔＪＴニルツク・アップ・テーブルと呼ばれている
）が用いられている。かかる回路は、入力データ（人力
階調データ）をアドレス入力とし、変換後出力データ（
出力階調）をデータ線から読み出すもので、変換特性Ｘ
対ＹをＲＯＭ２１のアドレス対データに割当て（即ちマ
ツピング）ることによって、はぼ任意の変換特性を得る
ことができる。

尚、ＲＯＭを用いたＬＵＴを詳述したものとして、特開
昭５９−１６１９７９号がある。

〔発明が解決しようとする問題点〕

しかし、従来の画素データ変換回路にあっては、任、ｔ
の変換特性を一括してＲＯＭにマツピングしようとする
と、ＲＯＭ容量が膨大となり、且つ応答速度が遅くなる
不具合がある。所望の特性が変換回路内にない場合には
、ＲＯＭを変換せねばならず、実用性に劣るものとなる
。

〔問題点を解決するための手段〕

本発明は、上記に鑑みてなされたものであり、ＲＯＭを
用いることなく、所望の任意の特性を実現できるように
するため、メモリにＲＡＭを用いるとともに、該ＲＡＭ
のアドレスを制御する選択回路を設け、ＲＡＭに対する
変換カーブの再書き込みを中央制御装置から任意に行な
えるようにした画素データ変換回路を提供するものであ
る。

〔作用〕

本発明の画素データ変換回路によれば、画像処理を行な
うマイクロコンピュータによって選択回路の入力を選択
してＲＡＭに対する変換カーブを書き換えさせ、ＲＯＭ
を不必要にする。

〔実施例〕

以下、本発明による画素データ変換回路を詳細に説明す
る。

第１図は本発明の一実施例を示し、変換カーブの書込み
が行なわれるＲＡＭＩと、該ＲＡＭＩに対す゛るアドレ
ス人力ディジタル画素データ、中央制御装置ｉｏに接続
されたアドレスバス及びコントロールバスより与えられ
るアドレス情報及びライト信号に基づいて選択するマル
チプレクサ２と、ＲＡＭＩに対するチップセレクト信号
を生成するためのアドレス一致信号をアドレスバスより
の情報に基づいて生成するアドレスデコーダ３と、アド
レスバス及びデータバスに接続されて処理モード信号を
生成するＩ１０チャンネル切換回路４と、ライト信号と
処理モード信号に基づいてライト・イネーブル信号（Ｗ
Ｅ）を出力するＮＡＮＤゲート５と、アドレスデコーダ
３の出力信号とＮＡＮＤゲート７の出力信号に基づいて
チップセレクト信号（Ｃ５）を出力するＮＯＲゲート６
と、アドレスデコーダ３の出力信号と１７０チャンネル
切換回路４の出力信号に基づいて論理積結果を出力する
ＮＡＮＤゲート７と、該ゲート７の出力がＬレベルのと
きにデータバスの内容を出力するイネーブル回路８より
構成される。ＲＡＭＩは書込み及び読出しが自在なメモ
リであり、６４階調を行なうためには６４（ワード）×
６　（ビット）の容量を備える必要がある。

以上の構成において、中央制御装置１０にはＲＡＭ１の
アドレスがマツピングされており、ＲＡＭ１をアクセス
する際には、アドレスデコーダ３を介して実行する。Ｒ
ＡＭＩに変換カーブを書込む場合、中央制御装置１０に
よってＩ１０チャンネル切換回路４より処理モード信号
（Ｈレベル）を発生ずるとともに、中央制御装置１０よ
りライト信号を出力する。この結果、ＲＡＭＩのＣＥ端
子（チップ・イネーブル端子）にＨレベル電圧が与えら
れるとともに、ＷＥ端子（ライト・イネーブル端子）に
Ｌレベル電圧が与えられ、ＲＡＭＩは書込み可能な状態
となる。同時に、処理モード信号がＨレベルであるため
、アドレスバスに出力されているアドレス情報がマルチ
プレクサ２を介してＲＡＭＩのアドレス端子に入力され
る。また、ゲート７が開き、イネーブル回路８がイネー
ブル状態になる結果、データバス上のデータ（中央制御
装置１０で設定された変換カーブ用データ）がイネーブ
ル回路８を介してＲＡＭＩのデータ端子に入力され、変
換カーブがＲＡＭＩに書込まれる。

一方、ＲＡＭＩのデータを読み出す場合、中央制御装置
１０によってＩ１０チャンネル切換回路４からＬレベル
の処理モード信号を発生させ、正下端子をＬレベルにす
るとともに、マルチプレクサ２より入力ディジタル画素
データの転送が可能な状態にする。同時に、ＷＥ端子に
はハレベル電圧が印加されて書込みがアン・イネーブル
にされ、ゲート７が閉じることによってイネーブル回路
８は不動作状態になる（従って、データバス上のデータ
はＲＡＭＩへは出力されない）。更に、中央制御装置１
０はアドレスデコーダ３よりアドレス一致信号（Ｌレベ
ル）を出力させ、ゲート６からＬレベルの信号を出力さ
せ、この信号をＲＡＭＩのＣ３端子へ印加する。以上に
よってＲＡＭＩは読出し状態となり、マルチプレクサ２
より与えられ゛るアドレス情報に応じて、ＲＡＭＩにス
トアされているデータが出力画素データとして、バス端
子へ出力される。

尚、以上の実施例においては、トーン再現カーブの書き
換えについてのみ説明したが、この他、画像読取光学系
のシェーディング補正回路、ディジタルフィルタ回路、
カラーマスキング回路等における乗算テーブルに対して
も同様に発明を適用することができる。

〔発明の効果〕

以上説明した通り、本発明の画素データ変換回路によれ
ば、中央制御装置とＲＡＭの間に選択回路を設け、該選
択回路に特定の信号を与えたときに書込みが行なえるよ
うにしたため、ＲＯＭを設けることなく任意の変換特性
をメモリすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の画素データ変換回路の一例を示すブロック図、第３図
は中間調画像のトーン再現に要求されるトーン特性図、
第４図は第３図の如き特性を得るための従来のデータ変
換回路の一例を示す回路図。 符号の説明 １・・・ＲＡＭ、　　　　　　　２・・・マルチプレク
サ、３・・・アドレスデコーダ、 ４・・弓１０チャンネル切換回路、 ５．６．７・・・ゲート、　８・・・イネーブル回路、
１０・・・中央制御装置。 第を図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. ディジタル化された画素データに対し所定の変換処理を
   行なう画素データ変換回路において、書込み及び読出し
   が自在な揮発性メモリと、該メモリと中央制御装置間に
   配設されて、該中央制御装置のバスと前記メモリのバス
   または各部回路との間を選択接続する選択回路を備え、
   前記メモリに対する書込み時に前記中央制御装置によっ
   て特定の信号を形成し、該信号の発生をもって前記メモ
   リのバスと前記中央制御装置のバスを接続することを特
   徴とする画素データ変換回路。