JPS62149269A - 画像信号の復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は画像信号の復号化装置に関し、特にランレング
スを用いた符号化データに適した画像信号の復号化装置
に関するものである。

〔従来技術〕

従来例によるＭＨ符号化器（エンコーダ）のブロック図
を第１４図に示す、第１４図において、１０１はシフト
レジスタ、１０２はランレングスカウンタ、１０３はラ
ン長ＲＯＭ、１０４はコード長ＲＯＭ、１０５はコード
長カウンタ、１０８は微分回路である。この回路の動作
はまず白、黒の２値レベルを示すべくデジタル化された
画像信号（ＶＩＤＥＯ）は微分回路１０８によって変化
分が取り出され、その変化点から変化点までの長さく画
素数）がランレングスカウンタ（ラン長カウンタ）１０
２でカウントされる。ランレングスカウンタのカウント
値、即ち、ランレングスデータ（ラン長）１０９は、ラ
ン長ＲｏＭ１０３によってＭＨコード１１０に変換され
、また、コード長ＲＯＭ　Ｉ　Ｏ４ニＪ：　ッテ、ソ（
７）　Ｍ　Ｈ：Ｉ−トノコード長データ１１１に変換さ
れる。

ＭＨコード１１０の方は、パラレル−シリアル変換用の
シフトレジスタ１０１に微分回路８からの変化点信号に
対応したロードパルスＬＤによってロードされ、一方コ
ード長データ１１１の方は同じくロードパルスＬＤによ
ってコード長カウンタ１０５にロードされる。コード長
カウンタ１０５がコード長に相当する分だけカウント動
作する期間に渡ってシフトレジスタｔｏｔをシフトする
ので、シフトレジスタ１０１のシリアル出力端子１１２
にはＭＨコードが出力される。この従来例によるＭＨエ
ンコーダは以上の様であるが、ここでラン長ＲＯＭ１０
３（ａ）、及びコード長ＲＯＭ１０４（ａ）について、
入力／出力の関係を表にまとめると、第１表の様になる
。

次に従来例によるＭＨデコーダの一例を第１５図に示す
、第１５図において第１４図と共通の機能を有し、信号
の向きだけが異なる構成要素には同一の番号を付けであ
る。

第１５図において、１０７はトグル動作をするフリップ
フロップである。シフトレジスタ１０１にシリアル入力
されたＭＨコードは、パラレル出力端子Ｑｎに接続され
たラン長ＲＯＭ１０３とコード長ＲＯＭ１０４によって
、それぞれラン長データ１０９及びコート長データＩｌ
ｌに変換される。ラン長データ１０９はランレングスカ
ウンタ１０２にロードされ、ランレノゲスカウンタ１０
２はランレングスをカウントし、カウント終了のたびに
フリップフロップ１０７を反転するので、ＶＩＤＥＯ信
号として取り出せる。またコード長データ１１１の方は
、コード長カウンタ１０５にロードされ、コード長カウ
ンタ１０５はＭＨコード１１０のコード長に相当する分
だけカウント動作する期間に渡ってシフトレジスタ１０
１をシフトし、新しいＭＨコードをシフト入力する。

デコーダのおおまかな動きは以上の通りであるが、ラン
長ＲＯＭ１０３　（ｂ）及びコード長ＲＯＭＩ　Ｏ４（
ｂ）の入出力関係をまとめると第２表の様になる。

第１表、及び第２表において、入力というのはＲＯＭの
アドレス選択線に割り付けるもので。

出力というのは、ＲＯＭのデータ線に割り付けるもので
ある。各表中の数字はそのために必要なアドレス線及び
データ線のビット数である。

現在市場で入手可能なＰ−ＲＯＭは、１２８Ｋｂｉｔの
もので、 アドレス線　：　１４本 データ線　二　　８本 であるから、ラン長ＲＯＭＬ　０３　（ａ）、（ｂ）に
ついては、夫々Ｐ−ＲＯＭを２個、コード表ＲＯＭＩ　
Ｏ４（ａ）、（ｂ）については夫々Ｐ−ＲＯＭを１個使
用すれば一応実現可能である。

しかしながら、このＰ−ＲＯＭの舗設は、まだそれほど
安価ではなく、しかも１つのシステム当りデコーダとエ
ンコーダを１組づつ内蔵すると、合計６個のＰ−ＲＯＭ
が必要になる訳である。

また、符号化に用いるコードがＭＨコードの場合には、
ラン長が６４ビツト以下と以上と−々−；未イＬゴー１
）−メークアップコードとに分れており、それが表３に
示す様に、ターミネイトコードはＡ６以上が全てゼロ、
またメークアップコードではＡ５以下が全てゼロになる
。従って、ＭＨコードの何ビットかはランレングスに拘
らず常に定まった値であってこれらのためにアドレス線
又はデータ線を用いるの【目　　的］ 本発明は以上の点に鑑みてなされたもので、符号データ
を効率良く復号することの可能な画像信号の復号化装置
を提供することを目的とし、詳しくは出力すべき画素に
同期したクロックをカウントする手段と、上記カウント
手段のカウント値を符号化する手段と、復号すべき符号
データと上記符号化手段の出力データとを比較する手段
と、上記比較手段の出力に基−づき画像信号を出力する
手段とを有する画像信号の復号化装置を提供することを
目的とする。

〔実施例〕 以下本発明を図示の実施例にもとづき詳細に説明する。

第１図は本発明によるデコーダ部分の構成例である０図
において、ｌはシフトレジスタ。

２はランレングスカウンタ、３はラン長ＲＯＭ。

４はコード長ＲＯＭ、５はコード長カウンタ。

６はコンパレータ、７はフリップフロップである。

動作説明する。ＭＨコードをシフトレジスタ１にシフト
完了した所でデコードを開始する。

デコード開始と共にまずランレングスカウンタ２が出力
すべき画素信号に同期したクロックＣＬＫのカウントを
開始する。カウントアツプ中のランレングスカウンタの
出力であるラン長データ９は、ラン長ＲＯＭ３（ａ）に
よってＭＨコード１０に逐一変換される。

次々に変化して行＜ＭＨコード１０はシフトレジスタ１
のパラレル出力１４とコンパレータ６で比較され、その
結果、もし一致してぃれば、出力線１３を“Ｈ°°ハイ
レベルにする。一致しなければ“’Ｌ”（ローレベル）
のままである。コンパレータ出力１３が“Ｌ°′の時は
ラン長カウンタ２はカウントを続け、“ＨＩＩとなった
時にラン長「φ］をロードする（クリアされる）。従っ
て、ラン長カウンタ２は、カウント出力をラン長ＲＯＭ
３（ａ）で変換したＭＨコードｌＯと実際に入力したＭ
Ｈコード１４とが一致するまでカウントアツプし、一致
したらゼロにクリアされて、再び次のテンをカウント開
始するというプロセスをくり返す。

一方うン長デ、−夕９は、コード長ＲＯＭ４（ａ）でコ
ード長１１に変換され、コード長カウンタ５でコード長
がカウントされる。その結果、シフトレジスタ１には次
のＭＨコードがシフトインされ、以上のプロセスをくり
返す事により、一致出力１３をフリップフロップ７でト
グルした結果がＶ　Ｉ　ＤＥＯ信号として取り出せる訳
である。

ここで用いるラン長ＲＯＭ３　（ａ）、！：：ｌ−ド長
ＲＯＭ４（ａ）は、当然第１表に示したものと同じもの
が使用できる。

第２図は、第１図に示したブロック図のより詳細なブロ
ック図である。尚、第１図と同一の構成要素には同一の
番号を付与しである。同図において１５はＪ−にフリッ
プフロップ（ハンドシェイクコントローラ）、１６はＥ
ＯＬデコーダ、１７はＲＴＣデコーダ、１８はメークア
ップ／ターミネイト判定回路、１９はスリーステートバ
ッファである。

Ｍ）（コードを供給する側の回路（例えば、メモリ）と
シフトレジスタ１とはハンドシェイク的にデータのやり
取りを行なう、すなわち、Ｃ０ＤＥ、ＥＮＡＢＬＥの信
号線が“Ｈ″の時にのみＭＨコードがシフトレジスタ１
に順次取り込まれ、“Ｌｏｏの時にはシフトレジスタ１
のシフト動作は停止している。

同様に、デコードされたＶＩＤＥＯ信号の供給先（例え
ば、プリンタ）ともハンドシェーク的にデータの受は渡
しを行なう。そのための制力線がＶＩ　ＤＥＯ−ＥＮＡ
ＢＬＥで、コノ線が”Ｈ”の時にｖよりＥＯが有効で、
”　Ｌ　”　（７）時は無効としている。

Ｊ−に７リツプフロツプ１５はＣ０ＤＥ−ＥＮＡＢＬＥ
信号を作ってシフトレジスタ１のシフト動作のコントロ
ールを行なうためのものである。

第４図の動作例のタイミングチャートを第５図に示す。

ＣＯＤ　Ｅ　−Ｅ　Ｎ　Ａ　Ｂ　Ｌ　Ｅ　ハ、オ８ｔＪ
ねＶ　Ｉ　ＤＥＯ−Ｅ、ＮＡＢＬＥに等シく、従ッテＭ
Ｈコードのシフトレジスタへの取り込み動作とＶ　Ｉ　
ＤＥＯ信号の送出動作とは交互に行なう設計になってい
る。従って、また、コード長カウンタ５のカウント動作
と、ランレングスカウンタ２のカウント動作とは交互に
行なわれる。

第５図はランレングスカウンタ２がランレングスをカウ
ント途中の様子を示している。

ＥＯＬ−ｉ’コーダ１６はコードコンパレータ６とは独
立にシフトレジスタ１の出力を監視しており、もしライ
ン同期符号であるＥＯＬコードを発見したらコード長カ
ウンタ５にはＥＯＬコードのコード長［−１２］２をロ
ードし、ランレングスカウンタ２．とカラーレジスタ７
をクリアし、更にフリップフロップ１５をプリセットす
る様になっている。その車によってデコーダの各部はど
の様な異常状態で動いていても初期状態に戻され、ＥＯ
Ｌコードに続いて入力するＭＨコードとの同期が確立す
る。

同様にＲＴＣ７’コーダ１７もコードコンパレータ６と
は独立してシフトレジスタ１の出力データを見ていて、
データ中にＲＴＣ符号（Ｅ　ＯＬ　２回以上の連続信号
）が含まれていたら、ページの終了信号としてｃｐｕ　
（図示せず）に割り込み信号を送ってＲＴＣを検知した
事を知らせる。

メークアップ／タミネイト判定回路１８はランレングス
カウンタ２のカウント値が［６４］１０未満の時はター
ミネイト符号、［６４］ｚ。

以上の時はメークアップ符号として判別する回路である
。

また、符号化に用いるコードがＭＨコードであるので、
ラン長が６４ビツト以下と以上とで、ターミネイトコー
ドとメークアップコードとに分れている。それが、第３
表に示す様に、ターミネイトコードではＡ６以上が全て
ゼロ、またメークアップコードではＡ５以下が全てゼロ
になるのでＰ−ＲＯＭのアドレス線をＡ　１１〜Ａ６及
びＡ５〜ＡＯで２分割し、アドレス線が６ビツトの小さ
なＰ−ＲＯＭ２個で構成する。

この様な２分割の構成によると、使用するＰ−ＲＯＭの
容量は約半分で済む。

従って、前述のメークアップ／ターミネイト判定回路１
８の出力を、ラン長ＲＯＭ３　（ａ）をターミネイト用
３（ａ）Ｔと、メークアップ用３　（ａ）Ｍとに分割し
である、これら２つのＲＯＭのチップセレクト信号とし
て用いる。そのため、ラン長ＲＯＭ３（ａ）のアドレス
線は−・部省略できて、ＲＯＭ３　（ａ）Ｔにはランレ
ングスカウンタ２の出力ＡＯ〜Ａ５ＲＯＭ３（ａ）Ｍに
はＡ６〜Ａ　１１のみを接続している。

コード長ＲＯＭ４　（ａ）の方もラン長ＲＯＭ３　（ａ
）Ｔ、３　（ａ）Ｍと同様にメークアップ用とターミネ
イト用に分割可能であるが、図面ではまとめて表示して
いる。

トライステートバッファ１９は、先に述べた様にＥＯＬ
が見付かった時だけ、ＥＯＬデコーダ１６に出力に基づ
いてコード長カウンタ５に［−１２］をロードするため
のものである。

第３図のタイミングチャートをもとに第２図のブロック
図の動きを説明する。

第３図■のコンパレータ６の出力ＥＱＵが“°Ｈパにな
った所から考える。ＥＱＵがＨ゛′になると、フリップ
フロップ１５がプリセット（正論理で説明）されるので
、Ｃ０ＤＥ−ＥＮＡＢＬＥは“ＨＩＩになり、シフトレ
ジスタ１がシフトを開始する一方、ＶＩＤＥＯ−ＥＮＡ
ＢＬＥは“Ｌ”になる。また同時にカラーレジスタ７も
反転する。更に同時にコード長カウンタ５にはその時カ
ウントされいたランレングスカウンタ２の示すラン長に
相当するＭＨコードのコード長１１がコード長ＲＯＭ４
（ａ）よりロードされる。尚第３図においては、白のラ
ンレングス６のＭＨコート（ｌ　ｌ　１０）のコード長
がロードされる。また同時に、ランレングスカウンタ２
にはｕ［ｏ］１ｏがロードされる。

コード長ＲＯＭ４　（ａ）の出力１１はコード長が２の
補数で書かれており、コード長カウンタ５にはパ多のよ
うに白のランレングス６のＭＨコードが４ビツトコード
であるので、［−４］１ｏ　がロードされる。すなわち
［１１００１２がロードされる。（以上及び以下の説明
中［］ｎはｎ進数であることを示す）。

コード長カウンタ５は、［−４，−３，−２゜−１］　
１０とカウントすると［−１１ｔｏの所でリップルキャ
リアウドＲＣＯがＨＩＩになるから（・））その次のク
ロックで、フリップフロップ１５は“Ｌ”になり、Ｃ０
ＤＥ−ＥＮＡＢＬＥが“Ｌ“になる。これによりシフト
レジスタｌは、シフト動作を停止する。つまり、デコー
ドが完了した４ビツトコード（白のランレングス６のＭ
Ｈコード）が捨てられ新しいＭＨコードがシフトレジス
タ１の出力１４に現われた所でシフトが停止する。

次に今度はテンレングスカウンタ２が［０］　１０から
カウントを開始する。このとき、次のＭＨコードが黒の
ランレングス７　（０００１１）、コードレングス５で
あるとする。

ランレングスカウンタ２の出力９は、［ｌ。

２．３，４，５，６，７コ１ｏとインクリメントとして
行き、［７］ｚｏになった所（■）で、その時のラン長
ＲＯＭ３（ａ）の出力するＭＨコード１０がシフトレジ
スタ１の出力１４と一致するからコンパレータ６の出力
ＥＱＵがＨ”になる。この時コード長ＲＯＭ４　（ａ）
は黒のランレングス７を表わすＭＨコードのコード長の
５の２の補数［−５］ｔｏ、すなわち［１０１１］２を
出力しているから、その値がＥＱＵによりコード長カウ
ンタ５にロードされる。また、ランレングスカウンタ２
は［０］１゜をロードして停止する。

次に今デコードしたＭＨコード（即ち、黒のランレング
ス７）のコード長が５ビツトである事が分かったので５
ビツト分のシフト動作をシフトレジスタｌに実行し、デ
コード完了法のその５ビツトコードをシフトして捨てる
（■）。

シフト完了後、今度は新しいＭＨコードとして、第３図
では白のランレングス３７．コードレングス８のコード
（０００１０１１０）が、シフトレジスタｌの出力１４
に現われた時のデコードの様子を示している。以後同様
のシーケンスをくり返しながらデコードを続けて行く。

以上の様に、入力したＭＷコードをラン長データに変換
するための専用テーブル等を用いずに、ラン長データを
ＭＨコードに変換するテーブルを用いることによりＭＨ
コードのデコード動作を実行することができる。

第４図は白のランレングス６のＭＨコードに続いて、黒
のランレングス６７のＭＨコードが入力した場合におけ
る、メークアップコードの処理方法を説明したものであ
る。■■■までのシーケンスは、第３図と同じである。

白のランレングス６のＭＨコードのデコードの後、シフ
トレジスタ１の出力１４には黒のランレングス６７を表
わすＭＨコードのうち、黒のランレングス６４のメーク
アップコード（００００００１１１１）が出力される。

ｌ■に引き続いてランレングスカウンタ２が［１゜２　
、３　、−−−−］　とカカウントアラし、やがて［６
４］１ｏの所でコンパレータのＥＱＵ出力が“°Ｈ”　
（■）になったとする、この時はメークアップ／ターミ
ネイト判定回路１８の出力Ｍ／Ｔが°“Ｈ°゛　（■）
になるので、ＥＱＵ信号はアンドゲートで止められ、カ
ラーレジスタ７は反転しない（（Φ）。以後の動作は第
３図と同様であり、シフトレジスタ１から黒のランレン
グス６４を表わすメークアップコードの排出後、黒のラ
ンレングス３を表わすターミネイトコード（１０）をデ
コードし、黒６４のメークアップコードと黒３のターミ
ネイトコードを連続してデコードして得られた黒６４＋
３＝黒６７のビデオ信号（ＶＩＤＥＯ）が取り出せる訳
である。

第５図はＥＯＬコードをデコードした時の処理のタイミ
ングチャートを示す。■、パ≧）、■の動作は第３図と
同じである。

ＥＯＬ検知回路１６は独立した回路で、シフトレジスタ
１の出力１４を常時監視している。

これはデコーダが誤動作を起こした時でもＥＯＬを検出
後は再び正しくデコードを続ける様にするために種々の
レジスタを確実にリセットし直す必要があるからである
。

第５図、・■で前のＭＨコード（即ち、白のランレング
ス６のＭＨコード）をシフトレジスタ１から排出完了後
、■の位置でＥＯＬデコーダ１６がＥＯＬコードを検出
した場合、次のクロックで、コード長カウンタ５にトラ
イステートバッファ１９を介して［−１２］１ｏをロー
ドしく・［相］）、同時にカラーレジスタをリセットし
く９）、又、Ｃ０ＤＥ−ＥＮＡＢＬＥをＨ′”にプリセ
ットする（・＠）。コード長カウンタ５のカウント動作
によりＥＯＬコードをシフトレジスタｌから排出後（■
）、白のランレングス９のＨＭコードに対する通常のシ
ーケンスに移行する。この様に、ＥＯＬコードは独立し
たデコーダ１６で常時見ているので、データ誤り等でデ
コーダが異常動作をした時でも、ＥＯＬコードが検出さ
れた後はランレングスカウンタ２を用いたデコード動作
に拘りなく正常動作に復帰する事ができる。ＲＴＣ検知
回路１７はＲＴＣを検知してｃｐｕに割り込み、ＲＴＣ
の検知した事を知らせる。

第６図は第２図におけるコードコンパレータ６のより詳
細なブロック図である。シフトレジスタｌから来るデー
タ線１４がＡＮＤゲート群２上２１してコンパレータ２
０のＢ入力に印加し、ラン長ＲＯＭ３（ａ）から来るデ
ータ約１０が、同コンパレータ２０のＡ入力に印加して
いる。モしてＡ入力とＢ入力のビット毎のデータを比較
して全ビットが一致すればＥＱＵ出力が°“Ｈ”になる
様になっている。

ところでＭＨコードは可変長コードであるから、短かい
ＭＨコードの場合、次にどの様なコードが付くかは全く
予想が付かない、そのため、ＭＨコードの最大のコード
長の１３ビツトに合わせて、常に１３ビツトの比較をし
ていたら、ＥＱＵ出力は誤ったものになってしまう。

そこで、比較しているコード長に合わせて余分なデータ
がコンパレータ２０に入力されない様にする必要がある
。そのためのゲートがゲート群２１で、それを制御する
のがゲートＲＯＭ２２である。

ゲー）　ＲＯＭ２２は入力されるコード長に合わせて、
ゲート群の開閉を行なっているその様子を第７図に示す
。

以上の説明では、デコーダ機能を第１図をもとに詳細に
説明して来たが、次にエンコーダ機能を詳細に説明する
。エンコーダのブロック図を第８図に示す。第２図と同
一の機能要素には同一の番号を付与しである。

第８図において、８は微分回路、３０はＪ−にフリップ
フロップ回路、２９は加算器、２３は補数器、２５はＲ
ＣＯ出力直前タイミング検出回路、２６はＤラッチ、２
７はトライスシートバッファである。この回路の動作の
タイミングチャートを第９図に示す。

第９図で、ＶＩＤＥＯ信号が変化すると、（■）微分回
路８の出力２４が“Ｈ”になる。

このときランレングスカウンタ２のカウントｆ直は６と
なっている。すると同時に、それまでカウントしていた
ランレングスカウンタ２のカウント出力９に対応するコ
ード長（［−４］１ｏ：白のランレングス６のＭＨコー
ドのコード長の補数）１１が、コード長カウンタ５にロ
ードされる。

また同時に、ランレングス［６］１ｏに対応したＭＨコ
ードｌＯがラン長ＲＯＭ３（ａ）よりシフトレジスタｌ
にロードされる。そして、同時にランレングスカウンタ
２は［０］１０にクリアされ、Ｃ０ＤＥ−ＥＮＡＢＬＥ
用のフリツプフロップ１５は“Ｈ１１にセットされる。

ｐ ｃｏ異Ｅ−ＥＮＡＢＬＥが”　Ｈ”　Ｇ：なるとエンコ
ードされたＭＨコードのシフトレジスターからのくり出
しに移る。この例では４ビツトのコード長と判定したの
で［−４，−３，−２゜−１］　１０とコード長カウン
タ５がカウントしシフトレジスターのＭＨコードが４ビ
ツト分出力される。コード長カウンタ５が［−１１１０
＆ のところで、リプルキャリアウド３ｃｏが“Ｈ”になる
ので、■その時のランレングスか６３以下のターミネイ
トコードの時は、フリップフロップ１５の出力は“Ｌ”
に落ちる。

フリップフロップ１５が“Ｌ”に落ちたあとは、ランレ
ングスカウントモードに移り、次のラン長の計数を再開
する０次のランは黒ランの７ビツトの場合を示している
。

ＶＩＤＥＯ信号の変化がない状態が６４ビツト以上と続
くとＭＨコードとしてメークアップコードを送らなけれ
ばならなくなる。その判断をメークアップ／ターミネイ
ト判定回路１８で行なっており、６４以上の時はその出
力Ｍ／Ｔが“ＨＩＩになるので、ラン長ＲＯＭとしては
。

メークアップ用の３（ａ）Ｍの方が選択されると共に、
その時、コード長カウンタ５のカウントが終了してＲＣ
Ｏが“Ｈ“°になっても、フリップフロップ１５は“Ｌ
　１１に落ちない様にする。

即ち、ランレングスカウント値が６４以上の場合、コー
ド長カウンタ５よりＲＣＯが出る１ビツト前（すなわち
、コード長カウンタ５のカウント値が［−２］１０にな
った時に、ＲＣＯ出力直前タイミング検出回路２５が、
パルスを発生しランレングスカウンタ２にロードパルス
を印加する。ランレングスカウンタ２のデータ入力とし
て［Ａｏ〜Ａｓｌには自分自身の値をロードし、［Ａｅ
〜Ａ１１］には［Ａ６〜Ａ１１コー［八６〜Ａ１１］　
をロードする。

即ち、その結果ＡＯ〜Ａ５はターミネイトコード用のラ
ンレングスだから。元のままで、八〇〜Ａ　１１のメー
クアップコード用のランレングスが自分自身を減する形
でロードされる。

ランレングスが、２６０ビツト以下の時はメークアップ
コードは１個で良いので、ラン長データ９のＱ６〜Ｑ　
１１は［ゼロ］になり、ＱＯ〜Ｑ５のみが残る。これは
ターミネイトコードなので、次のＲＣＯのタイミングで
、コード長カウンタ５にはターミネイトコードのラン長
がロードされ、かつシフトレジスタ１にはそのラン長に
対応したＭＨコードがラン長ＲＯＭ３（ａ）よりロード
されるので、順次ひきつづきターミネイトコードがシフ
トレジスタから出力される。

そのターミネイトコードがシフト完了すると、以降は前
に述べたのと同様のシーケンスでＶＩＤＥＯ信号のカウ
ントモードに移る。

各ラインの同期信号であるＨ３ＹＮＣが入力した時には
、第１３図に示す如く、ＭＨコードとの同期を取るため
にいったんＪ−にフリップフロップ２１、をＨ”にする
だけで何もしない一千１．てＭ）Ｉコードのシフトアウ
トが完了してコード長カウンタ５のＲＣＯが°Ｈ″にな
った時にゲート２８を開き、シフトレジスターにトライ
ステートバッファ２７を介して直接ＥＯＬコードをロー
ドすると共に、コード長カウンタ５にはトライステート
バッファ１９を介して直接［−１２］２をロードする。

そしてＥＯＬコードをシフトレジスターからくり出した
後は、再び通常のラン長計数モードに移る。

第１０図は第８図のエンコーダに、ｖｑＤＥ。

として黒のランレングス６に続いて黒のランレングス１
、白のランレングス１のパターンが入力した時のシーケ
ンスを示している。たとえその様な、そのラン長を表わ
すＭＨコードがラン長より長いパターンが入力しても正
しくエンコードしている様子が分かる。

また、第１１図は黒のランレングスＯ１白のランレング
スＯのパターンのＶ　Ｉ　ＤＥＯが第８図のエンコーダ
に入力したときのエンコード動作を示している。

この様に、ＶＩＤＥＯの入力動作とエンコード動作とを
ハンドシェークにより同期せしめることにより、Ｖ　Ｉ
　ＤＥＯを確実にエンコードすることが可能である。

第１２図は、第２図のデコーダと第８図のエンコーダを
合体してエンコードとデコードが、スイッチ切換で両方
共実行可能にしたものである。

同図においてＥ／Ｄはエンコーダとデコーダの切換え信
号であり、この信号を“Ｈ”にするとエンコーダ、Ｌ”
区するとデコーダの機能を果たす。

この様にデコーダ（第２図）は、コード変換の原理を従
来とは逆にしたため、コード変換ＲＯＭのみならず、そ
の他の大部分の構成要素がエンコーダと共用化できたの
で、デコード専用のテーブルを有したＲＯＭを設けるこ
となく簡単な切換え回路の追加により、スイッチ切換え
式のエンコーダ兼デコーダが実現できる。

以上説明したデコード、エンコードの各動作はいずれも
ランレングスのカウントと、　ＭＨコードのシフトとを
交互に行なう方式である。

この方式は実行速度がやや遅いという欠点を有している
。しかしわずかなレジスタを追加し、パイプライン処理
を行なうことによりランレングスのカウントと、ＭＨコ
ードのシフトとを同時にオーバラップさせて実行する事
も可能である。

また１本実施例ではＭＨコードのエンコード。

デコードを例に説明したが、本発明はこれに限らず、Ｍ
ＲコードやＭＭＲコード或いはランレングスを用いた他
の符号化方式にも適用可能である。

〔効果〕

以上説明した様に本発明によるエンコーダ／デコーダは
コード変換用のＲＯＭをエンコード時とデコード時とに
共通に用いる事ができるばかりでなく、その他、ランレ
ングスカウンタ。

シフトレジスタ、コード長カウンタ、メークアップ／タ
ーミネイト判定回路等の大部分の構成要素がエンコード
時とデコード時に共通に用いる事ができるので、簡単な
スイッチ切換えによって、エンコーダとデコーダが切換
えられるので、それぞれを独立の回路ブロックで構成し
た時にくらべて、大幅なコストダウンになる。

しかも、ターミネイトコードとメークアップコードとで
ＲＯＭを切換える事により、さらにコストダウンが実現
できる。

第　　１　　表 第　　２　　表 第　　３　　表

【図面の簡単な説明】

第１図は本発明によるＭＨデコーダの構成例を示すブロ
ック図、第２図は第１図示回路の詳細な構成を示す図、
第３図、第４図及び第５図は第２図示回路の動作例を示
すタイミングチャート図、第６図はコンパレータの構成
を示す図、第７図は第６図示ＲＯＭの書込みパターンを
示す図、第８図は本発明によるＭＨエンコーダの詳細な
構成を示す図、第９図、第１Ｏ図、第１１図及び第１３
図は第８図示回路の動作例を示すタイミングチャート図
、第１２図は本発明によるエンコーダ及びデコーダを組
合わせた構成例を示す図、第１４図は従来のエンコーダ
の構成例を示す図、第１５図は従来のデコーダの構成例
を示す図であり、 ｌはシフトレジスタ、２はランレングスカウンタ。 ３はラン長ＲＯＭ、４はコード長ＲＯＭ、５はコード長
カウンタ、６はコンパレータである。

Claims (2)

【特許請求の範囲】
1. （１）出力すべき画素に同期したクロックをカウントす
   る手段と、上記カウント手段のカウント値を符号化する
   手段と、復号すべき符号 データと上記符号化手段の出力データとを比較する手段
   と、上記比較手段の出力に基づき画像信号を出力する手
   段とを有することを特徴とする画像信号の復号化装置。
2. （２）符号データに含まれる各ラインの同期信号を検出
   する手段を有することを特徴とする特許請求の範囲第（
   １）項記載の画像信号の復号化装置。