JPS62151004A - ピ−ク値検出回路 - Google Patents
ピ−ク値検出回路Info
- Publication number
- JPS62151004A JPS62151004A JP29430485A JP29430485A JPS62151004A JP S62151004 A JPS62151004 A JP S62151004A JP 29430485 A JP29430485 A JP 29430485A JP 29430485 A JP29430485 A JP 29430485A JP S62151004 A JPS62151004 A JP S62151004A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- level
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔〔産業上の利用分野〕
本発明は信号振幅のピーク値を検出するバイポーラ集積
回路におけるピーク値検出回路に関するものである。
回路におけるピーク値検出回路に関するものである。
従来、この種のピーク値検出回路は第２図に示す様に第
１及び第２のトランジスタ及びコンデンサＣＩによるエ
ミッタフォロア回路が用いらｎていた。この例の回路で
は、定常状態において第２のトランジスタのエミッタ電
流が微少であり、電流で決まるエミッタ抵抗γｅ＝に〒
／ｑｔが増大し、充電時定数が大きいため、符号のマー
ク率変動に対してピーク値保持レベルが変化するという
欠点七有していた。又、かかる欠点を改良し友従米例と
して第３図に電流切替回路を付加した例を示す０第３図
でに第２図の従来例に対して第２のトランジスタのエミ
ッタに第３と第４のトランジスタで構成する電流切替回
路の第３のトランジスタのコレクタを接続し、さらに第
１のトランジスタのエミッタからダイオードＤ１、Ｄ２
’ｒ介して第３のトランジスタのベースに接続し、第４
のトランジスタのベースはバイアス電圧を与え、第３と
第４のトランジスタのエミッタを共通接続し、共通接続
点に定電流源を有することを特徴とし、高レベル入力時
は第３のトランジスタを導通とし、第２のトランジスタ
のエミッタ電流を供給し、第２のトランジスタのエミッ
タ抵抗？”６ ｙ２低減して充電時定数を短かくシ、又
、低レベル入力時は第３のトランジスタを非導通とし、
従来の例第２図と同等の保持特性を維持し、符号マーク
率の変動に対するピーク保持レベルの変化を抑える働き
をする。
１及び第２のトランジスタ及びコンデンサＣＩによるエ
ミッタフォロア回路が用いらｎていた。この例の回路で
は、定常状態において第２のトランジスタのエミッタ電
流が微少であり、電流で決まるエミッタ抵抗γｅ＝に〒
／ｑｔが増大し、充電時定数が大きいため、符号のマー
ク率変動に対してピーク値保持レベルが変化するという
欠点七有していた。又、かかる欠点を改良し友従米例と
して第３図に電流切替回路を付加した例を示す０第３図
でに第２図の従来例に対して第２のトランジスタのエミ
ッタに第３と第４のトランジスタで構成する電流切替回
路の第３のトランジスタのコレクタを接続し、さらに第
１のトランジスタのエミッタからダイオードＤ１、Ｄ２
’ｒ介して第３のトランジスタのベースに接続し、第４
のトランジスタのベースはバイアス電圧を与え、第３と
第４のトランジスタのエミッタを共通接続し、共通接続
点に定電流源を有することを特徴とし、高レベル入力時
は第３のトランジスタを導通とし、第２のトランジスタ
のエミッタ電流を供給し、第２のトランジスタのエミッ
タ抵抗？”６ ｙ２低減して充電時定数を短かくシ、又
、低レベル入力時は第３のトランジスタを非導通とし、
従来の例第２図と同等の保持特性を維持し、符号マーク
率の変動に対するピーク保持レベルの変化を抑える働き
をする。
しかしながら、第３図の従来例においては、バイアス電
圧を供給することが必要であることからバイアス電圧値
の設定、及び設定電圧の安定度を外部回路にて決定せざ
るを得なく集積回路における外部部品の増加及び調整が
必要であるという欠点を有していた。
圧を供給することが必要であることからバイアス電圧値
の設定、及び設定電圧の安定度を外部回路にて決定せざ
るを得なく集積回路における外部部品の増加及び調整が
必要であるという欠点を有していた。
本発明は、コレクタが電源に接続され、信号入力がベー
スに接続される第１のトランジスタト第１のトランジス
タのエミッタがベースに接続さｎ゛。
スに接続される第１のトランジスタト第１のトランジス
タのエミッタがベースに接続さｎ゛。
コレクタが電源に従続さ扛る第２のトランジスタとコレ
クタが前記第２のトランジスタに接続さｎ前記第１のト
ランジスタよりダイオードＤ１、Ｄ２ヲ介してベースに
接続さ扛る第３のトランジスタと、コレクタがｔ源に接
続さｎ１前記第２のトランジスタのエミッタより第５の
トランジスタにニジレベルシフトされた信号がベースに
接続される第４のトランジスタに前記第３と第４のトラ
ンジスタのエミッタを共通接続し、該共通接続点に定電
流源を有し、前記第２のトランジスタのエミ°ツタと接
地間に第１のコンデンサを有する。
クタが前記第２のトランジスタに接続さｎ前記第１のト
ランジスタよりダイオードＤ１、Ｄ２ヲ介してベースに
接続さ扛る第３のトランジスタと、コレクタがｔ源に接
続さｎ１前記第２のトランジスタのエミッタより第５の
トランジスタにニジレベルシフトされた信号がベースに
接続される第４のトランジスタに前記第３と第４のトラ
ンジスタのエミッタを共通接続し、該共通接続点に定電
流源を有し、前記第２のトランジスタのエミ°ツタと接
地間に第１のコンデンサを有する。
次に本発明ｔ１面を用いて説明する。
第１図は本発明の一実施例の回路図である。
この実施例は信号がベースに接続される第１のトランジ
スタと第１のトランジスタよシダイオードＤｌ、Ｄ２に
よりレベルシフトされた信号がベースに与えらｎる第３
のトランジスタと、第１のトランジスタのエミッタがベ
ースに接続され、第３のトランジスタがエミッタに接続
されるコレクタ接地の第２のトランジスタと、また第３
のトランジスタと差動対を反すコレクタが接地された第
４のトランジスタと、また第２のトランジスタと接地に
対して第１のコンデンサが接続され、前記コンデンサの
Ｖ＆続点↓り第５のトランジスタに工りレベルシフトさ
れた信号が第４のトランジスタのベースに接続され、前
記第３と第４のトランジスタの共通エミッタ接続点に定
電流源を有する構成ケとる。次に本発明の動作について
説明する。
スタと第１のトランジスタよシダイオードＤｌ、Ｄ２に
よりレベルシフトされた信号がベースに与えらｎる第３
のトランジスタと、第１のトランジスタのエミッタがベ
ースに接続され、第３のトランジスタがエミッタに接続
されるコレクタ接地の第２のトランジスタと、また第３
のトランジスタと差動対を反すコレクタが接地された第
４のトランジスタと、また第２のトランジスタと接地に
対して第１のコンデンサが接続され、前記コンデンサの
Ｖ＆続点↓り第５のトランジスタに工りレベルシフトさ
れた信号が第４のトランジスタのベースに接続され、前
記第３と第４のトランジスタの共通エミッタ接続点に定
電流源を有する構成ケとる。次に本発明の動作について
説明する。
第１のトランジスタのベースに信号の高レベルが入力さ
れると、今仮にコンテ／すが電荷Ｏの状態にあｎば第３
のトランジスタと第４のトランジスタにはそ几そｎダイ
オードＤ１、Ｄ２及びＷＪ２゜第５のトランジスタケ介
して同相の信号が入力される。従って定電流は２分割さ
れ、第２のトランジスタのエミッタ電流として働き、コ
ンデンサに充電作用が働く。その時の充電時定数はτ＝
ＣＲとなＬ ｃｉｊコンデンサの容量値、Ｒは第２のト
ランジスタのエミッタ抵抗γｅ ＝ ｋＴ／ｑｒｚであ
りＩｔによりｒｅは小さくすることができ充電特性が向
上する。次に信号の低レベルが入力されると第３のトラ
ンジスタのベースには低レベルが与えられ、第４のトラ
ンジスタのベースには前記高レベル入力時に保持したレ
ベルが与えられ、この状態では第３と第４のトランジス
タより成る電流切替回路は第４のトランジスタのみ導通
状態となり、第３のトランジスタのエミッタ′亀流はほ
とんど流れなくなり、コンデンサに蓄えられ友高レベル
入力時のピーク値に相当する電荷は保持され′ｆｃまま
であり％第４のトランジスタのバイアス電圧はピーク値
検出レベルから第５のトランジスタにょジレベルシフト
された値のまま一定値となる。なお、ピーク値検出端子
としては第５のトランジスタのエミッタを出力としても
可である。
れると、今仮にコンテ／すが電荷Ｏの状態にあｎば第３
のトランジスタと第４のトランジスタにはそ几そｎダイ
オードＤ１、Ｄ２及びＷＪ２゜第５のトランジスタケ介
して同相の信号が入力される。従って定電流は２分割さ
れ、第２のトランジスタのエミッタ電流として働き、コ
ンデンサに充電作用が働く。その時の充電時定数はτ＝
ＣＲとなＬ ｃｉｊコンデンサの容量値、Ｒは第２のト
ランジスタのエミッタ抵抗γｅ ＝ ｋＴ／ｑｒｚであ
りＩｔによりｒｅは小さくすることができ充電特性が向
上する。次に信号の低レベルが入力されると第３のトラ
ンジスタのベースには低レベルが与えられ、第４のトラ
ンジスタのベースには前記高レベル入力時に保持したレ
ベルが与えられ、この状態では第３と第４のトランジス
タより成る電流切替回路は第４のトランジスタのみ導通
状態となり、第３のトランジスタのエミッタ′亀流はほ
とんど流れなくなり、コンデンサに蓄えられ友高レベル
入力時のピーク値に相当する電荷は保持され′ｆｃまま
であり％第４のトランジスタのバイアス電圧はピーク値
検出レベルから第５のトランジスタにょジレベルシフト
された値のまま一定値となる。なお、ピーク値検出端子
としては第５のトランジスタのエミッタを出力としても
可である。
本発明は、以上説明したように符号マーク率の変動に対
してピーク検出レベル変動の少ない電流切替回路を有す
るピーク値検出回路において電流切替回路のバイアス電
圧を検出したピーク電圧値よりエミッタフォロアを介し
て与えることにより外部からの一切のバイアス電圧供給
を不要とする効果を有する。
してピーク検出レベル変動の少ない電流切替回路を有す
るピーク値検出回路において電流切替回路のバイアス電
圧を検出したピーク電圧値よりエミッタフォロアを介し
て与えることにより外部からの一切のバイアス電圧供給
を不要とする効果を有する。
第１図は本発明の一実施例の回路図。
１．２・・・・・・電源端子、３・・・・・・信号入力
端子、４゜５・・・・・・ピーク値検出端子、工・・・
・・・定電流源、Ｔｌ〜Ｔ５・・・・・・バイポーラト
ランジスタ、ＣＩ・・・・−・コンデンサ、Ｒ１，Ｒ２
・・・・・・抵抗、ＤＩ 、Ｄ２・・・・・・ダイオー
ド、第２図は従来例の回路図。１．２・・・・・・電源
端子、３・・・・・・信号入力端子、４・・・・・・ピ
ーク値検出端子％ＴＩ 、Ｔ２・・・・・・バイポーラ
トランジスタ％Ｒ】・・・・・・抵抗、第３図は従来例
の回路図。 １．２・・・・・・電源端子％３・・・・・・信号入力
端子、４・・・・・・ピーク値検出端子、工・・・・・
・定市流諒％Ｔ１〜Ｔ４・・・−・・バイポーラトラン
ジスタ％ ＤＩ 、Ｄ２・・・ダイオード、Ｒ１・・・
・・・抵抗、ＣＩ・・・・・・コンデンサ。 〈二
端子、４゜５・・・・・・ピーク値検出端子、工・・・
・・・定電流源、Ｔｌ〜Ｔ５・・・・・・バイポーラト
ランジスタ、ＣＩ・・・・−・コンデンサ、Ｒ１，Ｒ２
・・・・・・抵抗、ＤＩ 、Ｄ２・・・・・・ダイオー
ド、第２図は従来例の回路図。１．２・・・・・・電源
端子、３・・・・・・信号入力端子、４・・・・・・ピ
ーク値検出端子％ＴＩ 、Ｔ２・・・・・・バイポーラ
トランジスタ％Ｒ】・・・・・・抵抗、第３図は従来例
の回路図。 １．２・・・・・・電源端子％３・・・・・・信号入力
端子、４・・・・・・ピーク値検出端子、工・・・・・
・定市流諒％Ｔ１〜Ｔ４・・・−・・バイポーラトラン
ジスタ％ ＤＩ 、Ｄ２・・・ダイオード、Ｒ１・・・
・・・抵抗、ＣＩ・・・・・・コンデンサ。 〈二
Claims (1)
- コレクタが電源に接続され、信号入力がベースに接続さ
れる第１のトランジスタと第１のトランジスタのエミッ
タがベースに接続され、コレクタが電源に接続される第
２のトランジスタとコレクタが前記第２のトランジスタ
のエミッタに接続され前記第１のトランジスタのエミッ
タよりダイオードＤ１、Ｄ２を介してベースに接続され
る第３のトランジスタと、コレクタが電源に接続され、
前記第２のトランジスタのエミッタから、コレクタが電
源に接続された第５のトランジスタによりレベルシフト
された信号がベースに接続される第４のトランジスタと
前記第３と第４のトランジスタのそれぞれのエミッタを
共通接続し、該共通接続点に定電流源を有し、また前記
第２のトランジスタのエミッタと接地間に第１のコンデ
ンサを有することを特徴とするピーク値検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29430485A JPS62151004A (ja) | 1985-12-25 | 1985-12-25 | ピ−ク値検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29430485A JPS62151004A (ja) | 1985-12-25 | 1985-12-25 | ピ−ク値検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62151004A true JPS62151004A (ja) | 1987-07-06 |
Family
ID=17805961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29430485A Pending JPS62151004A (ja) | 1985-12-25 | 1985-12-25 | ピ−ク値検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62151004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102692549A (zh) * | 2012-06-18 | 2012-09-26 | 苏州硅智源微电子有限公司 | 一种峰值检测集成电路 |
-
1985
- 1985-12-25 JP JP29430485A patent/JPS62151004A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102692549A (zh) * | 2012-06-18 | 2012-09-26 | 苏州硅智源微电子有限公司 | 一种峰值检测集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0401552A2 (en) | Differential relaxation oscillator | |
| US4182963A (en) | Pulse shaping circuit | |
| JPH0155762B2 (ja) | ||
| JPS59221113A (ja) | ２相信号発生回路 | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| WO1995006977A1 (en) | Active impedance termination | |
| US4926133A (en) | FM demodulator having a frequency independent delay circuit | |
| US3715604A (en) | Integrated circuit frequency divider having low power consumption | |
| US3518559A (en) | Precision phase-amplitude demodulator using two pairs of transistors with isolation between each pair | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| US3673502A (en) | Voltage sensing switch | |
| US3459970A (en) | Timing network | |
| JPS59104823A (ja) | 波形整形器 | |
| JPH0438591Y2 (ja) | ||
| JP2581388B2 (ja) | データ反転回路 | |
| SU1377916A1 (ru) | Устройство аналоговой пам ти | |
| JPS6138159Y2 (ja) | ||
| JPH044285Y2 (ja) | ||
| JPH01148972A (ja) | 両極性ピーク検出器 | |
| JPH02304371A (ja) | ピークホールド回路 | |
| JPS58161405A (ja) | 周波数変換回路装置 | |
| JPH0580084A (ja) | ピークホールド回路 | |
| JPS5919422A (ja) | 電圧制御発振回路 | |
| JPS601779B2 (ja) | パルス回路 |