JPH0580084A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH0580084A JPH0580084A JP26684791A JP26684791A JPH0580084A JP H0580084 A JPH0580084 A JP H0580084A JP 26684791 A JP26684791 A JP 26684791A JP 26684791 A JP26684791 A JP 26684791A JP H0580084 A JPH0580084 A JP H0580084A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input
- diode
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 入力電圧範囲を広くとることができ且つ入力
に対する追従特性のよいピークホールド回路を提供す
る。 【構成】 一方の入力端を信号入力端子10とした第１オ
ペアンプ１と、第１オペアンプ１の他方の入力端にアノ
ードを出力端にカソードを接続した第１ダイオード３
と、一方の入力端に他端を接地したコンデンサ７を接続
し他方の入力端と出力端とを短絡接続し出力端を信号出
力端子11とする第２オペアンプ２と、ベースを第１抵抗
14を介して第１オペアンプ１の出力端にコレクタを電源
にエミッタをコンデンサ７の一端にそれぞれ接続したト
ランジスタ12と、第２オペアンプ２の他方の入力端にア
ノードをトランジスタ12のベースにカソードをそれぞれ
接続した第２ダイオード13と、第１及び第２のダイオー
ド３，13のアノード間に接続した第２抵抗５とで構成す
る。
に対する追従特性のよいピークホールド回路を提供す
る。 【構成】 一方の入力端を信号入力端子10とした第１オ
ペアンプ１と、第１オペアンプ１の他方の入力端にアノ
ードを出力端にカソードを接続した第１ダイオード３
と、一方の入力端に他端を接地したコンデンサ７を接続
し他方の入力端と出力端とを短絡接続し出力端を信号出
力端子11とする第２オペアンプ２と、ベースを第１抵抗
14を介して第１オペアンプ１の出力端にコレクタを電源
にエミッタをコンデンサ７の一端にそれぞれ接続したト
ランジスタ12と、第２オペアンプ２の他方の入力端にア
ノードをトランジスタ12のベースにカソードをそれぞれ
接続した第２ダイオード13と、第１及び第２のダイオー
ド３，13のアノード間に接続した第２抵抗５とで構成す
る。
Description
【０００１】
【産業上の利用分野】この発明は、ピークホールド回路
に関し、特に入力電圧範囲が広く追従特性の優れたピー
クホールド回路に関する。
に関し、特に入力電圧範囲が広く追従特性の優れたピー
クホールド回路に関する。
【０００２】
【従来の技術】従来、ピークホールド回路は、例えば変
化の速い現象のピーク値をＡ／Ｄ変換器で変換する場合
など、種々の機能回路に用いられているが、その構成例
を図２に基づいて説明する。図２において、１は一方の
入力端を信号入力端子10とする第１のオペアンプであ
り、２は第２のオペアンプで、一方の入力端にホールド
用コンデンサ７を接続し、他方の入力端と出力端とを短
絡接続し且つ出力端を信号出力端子11としている。３は
第１のオペアンプ１の他方の入力端と出力端に接続され
た帰還ダイオードで、４は第１のオペアンプ１の出力端
と第２のオペアンプ２の一方の入力端間に接続された直
列ダイオードであり、５は第１のオペアンプ１と第２の
オペアンプ２の他方の入力端間に接続した抵抗である。
化の速い現象のピーク値をＡ／Ｄ変換器で変換する場合
など、種々の機能回路に用いられているが、その構成例
を図２に基づいて説明する。図２において、１は一方の
入力端を信号入力端子10とする第１のオペアンプであ
り、２は第２のオペアンプで、一方の入力端にホールド
用コンデンサ７を接続し、他方の入力端と出力端とを短
絡接続し且つ出力端を信号出力端子11としている。３は
第１のオペアンプ１の他方の入力端と出力端に接続され
た帰還ダイオードで、４は第１のオペアンプ１の出力端
と第２のオペアンプ２の一方の入力端間に接続された直
列ダイオードであり、５は第１のオペアンプ１と第２の
オペアンプ２の他方の入力端間に接続した抵抗である。
【０００３】次にこのように構成されているピークホー
ルド回路の動作について説明する。信号入力端子10に入
力される入力信号ＶINが信号出力端子11に出力される出
力信号ＶO より高い場合、直列ダイオード４がオンし、
入力信号ＶINのピークと出力信号ＶO が等しくなるま
で、ホールド用コンデンサ７を充電する。ホールド用コ
ンデンサ７に充電された電圧より入力信号ＶINが低下し
た時、直列ダイオード４がオフし、図３に示すように、
出力信号ＶO はホールドされる。またホールド用コンデ
ンサ７に充電された電圧より入力信号ＶINが低下した
時、ピーク検出の回復時間を改善するため、帰還ダイオ
ード３及び抵抗５を付加されている。これによりホール
ド時オペアンプ１の出力は、帰還ダイオード３がオンす
ることで、入力信号ＶINに対して帰還ダイオード３の順
方向ドロップ分に相当するレベルにレベルシフトされ
る。したがって第１のオペアンプ１の出力は飽和しない
ため、入力に対して追従特性が改善されている。
ルド回路の動作について説明する。信号入力端子10に入
力される入力信号ＶINが信号出力端子11に出力される出
力信号ＶO より高い場合、直列ダイオード４がオンし、
入力信号ＶINのピークと出力信号ＶO が等しくなるま
で、ホールド用コンデンサ７を充電する。ホールド用コ
ンデンサ７に充電された電圧より入力信号ＶINが低下し
た時、直列ダイオード４がオフし、図３に示すように、
出力信号ＶO はホールドされる。またホールド用コンデ
ンサ７に充電された電圧より入力信号ＶINが低下した
時、ピーク検出の回復時間を改善するため、帰還ダイオ
ード３及び抵抗５を付加されている。これによりホール
ド時オペアンプ１の出力は、帰還ダイオード３がオンす
ることで、入力信号ＶINに対して帰還ダイオード３の順
方向ドロップ分に相当するレベルにレベルシフトされ
る。したがって第１のオペアンプ１の出力は飽和しない
ため、入力に対して追従特性が改善されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の構成のピークホールド回路においては、直列ダイオ
ード４の逆バイアス時の耐圧が低い場合、ブレークダウ
ンを起こしリーク電流が流れて誤差を生じる。次に、こ
の点について詳細に説明する。一般に、かかるピークホ
ールド回路を集積回路で構成する場合、集積回路におけ
るダイオードは、通常、図４に示すように、トランジス
タのベース・エミッタ間の接合が用いられている。近
年、集積回路の微細化が進み、トランジスタのベース幅
は狭くなっている。このためベース・エミッタ間が逆バ
イアス時の耐圧は２〜３Ｖと低くなっている。図２に示
した従来のピークホールド回路では、前述のように入力
に対する追従特性を良くするため、帰還ダイオード１及
び抵抗５を付加しており、これによりホールド時の第１
のオペアンプ１の出力は入力信号ＶINに対し約0.７Ｖレ
ベルシフトした値で追従している。
来の構成のピークホールド回路においては、直列ダイオ
ード４の逆バイアス時の耐圧が低い場合、ブレークダウ
ンを起こしリーク電流が流れて誤差を生じる。次に、こ
の点について詳細に説明する。一般に、かかるピークホ
ールド回路を集積回路で構成する場合、集積回路におけ
るダイオードは、通常、図４に示すように、トランジス
タのベース・エミッタ間の接合が用いられている。近
年、集積回路の微細化が進み、トランジスタのベース幅
は狭くなっている。このためベース・エミッタ間が逆バ
イアス時の耐圧は２〜３Ｖと低くなっている。図２に示
した従来のピークホールド回路では、前述のように入力
に対する追従特性を良くするため、帰還ダイオード１及
び抵抗５を付加しており、これによりホールド時の第１
のオペアンプ１の出力は入力信号ＶINに対し約0.７Ｖレ
ベルシフトした値で追従している。
【０００５】これに対し、直列ダイオード４のカソード
側は、ホールド用コンデンサ７に充電された電圧となっ
ている。例えば、ホールド用コンデンサ７に充電された
電圧を８Ｖとし、直列ダイオード４のアノード側の電圧
が５Ｖ以下になると、このダイオード４はブレークダウ
ンを起こしてしまう。入力信号ＶINは直列ダイオード４
のアノード側の電圧（第１のオペアンプ１の出力）より
約0.７Ｖ高い電圧であるので、入力信号ＶINには、5.７
Ｖ以下の電圧は入力できないことになる。このように、
従来のピークホールド回路では、入力信号の状態により
ダイオードを構成するベース・エミッタ間がブレークダ
ウンを起こしてしまい、これを回避しようとすると入力
電圧範囲が狭くなってしまうという問題点があった。
側は、ホールド用コンデンサ７に充電された電圧となっ
ている。例えば、ホールド用コンデンサ７に充電された
電圧を８Ｖとし、直列ダイオード４のアノード側の電圧
が５Ｖ以下になると、このダイオード４はブレークダウ
ンを起こしてしまう。入力信号ＶINは直列ダイオード４
のアノード側の電圧（第１のオペアンプ１の出力）より
約0.７Ｖ高い電圧であるので、入力信号ＶINには、5.７
Ｖ以下の電圧は入力できないことになる。このように、
従来のピークホールド回路では、入力信号の状態により
ダイオードを構成するベース・エミッタ間がブレークダ
ウンを起こしてしまい、これを回避しようとすると入力
電圧範囲が狭くなってしまうという問題点があった。
【０００６】本発明は、従来のピークホールド回路にお
ける上記問題点を解消するためになされたもので、入力
電圧範囲が広くとれると共に追従特性の良好なピークホ
ールド回路を提供することを目的とする。
ける上記問題点を解消するためになされたもので、入力
電圧範囲が広くとれると共に追従特性の良好なピークホ
ールド回路を提供することを目的とする。
【０００７】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、一方の入力端を信号入力端子と
した第１のオペアンプと、該第１のオペアンプの他方の
入力端にアノードを出力端にカソードをそれぞれ接続し
た第１のダイオードと、一方の入力端に他端を接地した
ホールド用コンデンサを接続し他方の入力端と出力端と
を短絡接続し出力端を信号出力端子とした第２のオペア
ンプと、ベースを第１の抵抗を介して前記第１のオペア
ンプの出力端にコレクタを電源にエミッタを前記ホール
ド用コンデンサの一端にそれぞれ接続したトランジスタ
と、前記第２のオペアンプの他方の入力端にアノードを
前記トランジスタのベースにカソードをそれぞれ接続し
た第２のダイオードと、前記第１及び第２のダイオード
のアノード間に接続した第２の抵抗とでピークホールド
回路を構成するものである。
決するため、本発明は、一方の入力端を信号入力端子と
した第１のオペアンプと、該第１のオペアンプの他方の
入力端にアノードを出力端にカソードをそれぞれ接続し
た第１のダイオードと、一方の入力端に他端を接地した
ホールド用コンデンサを接続し他方の入力端と出力端と
を短絡接続し出力端を信号出力端子とした第２のオペア
ンプと、ベースを第１の抵抗を介して前記第１のオペア
ンプの出力端にコレクタを電源にエミッタを前記ホール
ド用コンデンサの一端にそれぞれ接続したトランジスタ
と、前記第２のオペアンプの他方の入力端にアノードを
前記トランジスタのベースにカソードをそれぞれ接続し
た第２のダイオードと、前記第１及び第２のダイオード
のアノード間に接続した第２の抵抗とでピークホールド
回路を構成するものである。
【０００８】このように構成したピークホールド回路に
おいて、ホールド時には、トランジスタのエミッタ・ベ
ース間電圧は第２のダイオードの順方向ドロップ分で決
まるため、約0.７Ｖとなる。また第１のオペアンプの出
力は第１のダイオードと第２の抵抗により、入力信号か
ら第１のダイオードの順方向ドロップ分だけ下がった値
となる。これにより第１のオペアンプは飽和しないた
め、入力に対して追従特性が改善されると共に、トラン
ジスタのエミッタ・ベース間電圧も約0.７Ｖで決まるた
め、ブレークダウンが生ぜず入力電圧範囲を広くするこ
とが可能となる。
おいて、ホールド時には、トランジスタのエミッタ・ベ
ース間電圧は第２のダイオードの順方向ドロップ分で決
まるため、約0.７Ｖとなる。また第１のオペアンプの出
力は第１のダイオードと第２の抵抗により、入力信号か
ら第１のダイオードの順方向ドロップ分だけ下がった値
となる。これにより第１のオペアンプは飽和しないた
め、入力に対して追従特性が改善されると共に、トラン
ジスタのエミッタ・ベース間電圧も約0.７Ｖで決まるた
め、ブレークダウンが生ぜず入力電圧範囲を広くするこ
とが可能となる。
【０００９】
【実施例】次に実施例について説明する。図１は、本発
明に係るピークホールド回路の一実施例を示す回路構成
図で、図２に示した従来のピークホールド回路と同一又
は対応する部材には同一符号を付して示している。図に
おいて、１は一方の入力端を信号入力端子10とする第１
のオペアンプで、２は第２のオペアンプであり、一方の
入力端に他端を接地したホールド用コンデンサ７を接続
し、他方の入力端と出力端とを短絡接続し且つ出力端を
信号出力端子11としている。３は第１のオペアンプ１の
他方の入力端にアノードを接続し出力端にカソードを接
続した第１のダイオードであり、12はＮＰＮトランジス
タで、ベースを第１の抵抗14を介して第１のオペアンプ
１の出力端に接続し、コレクタを電源端子15に接続し、
エミッタをホールド用コンデンサ７の一端に接続してい
る。13は第２のダイオードで、アノードを第２のオペア
ンプの他方の入力端に接続し、カソードを前記ＮＰＮト
ランジスタ12のベースに接続している。５は前記第１及
び第２のダイオード３，13のアノード間に接続した第２
の抵抗である。
明に係るピークホールド回路の一実施例を示す回路構成
図で、図２に示した従来のピークホールド回路と同一又
は対応する部材には同一符号を付して示している。図に
おいて、１は一方の入力端を信号入力端子10とする第１
のオペアンプで、２は第２のオペアンプであり、一方の
入力端に他端を接地したホールド用コンデンサ７を接続
し、他方の入力端と出力端とを短絡接続し且つ出力端を
信号出力端子11としている。３は第１のオペアンプ１の
他方の入力端にアノードを接続し出力端にカソードを接
続した第１のダイオードであり、12はＮＰＮトランジス
タで、ベースを第１の抵抗14を介して第１のオペアンプ
１の出力端に接続し、コレクタを電源端子15に接続し、
エミッタをホールド用コンデンサ７の一端に接続してい
る。13は第２のダイオードで、アノードを第２のオペア
ンプの他方の入力端に接続し、カソードを前記ＮＰＮト
ランジスタ12のベースに接続している。５は前記第１及
び第２のダイオード３，13のアノード間に接続した第２
の抵抗である。
【００１０】次に、このように構成したピークホールド
回路の動作について説明する。信号入力端子10に入力さ
れる入力信号ＶINが信号出力端子11に出力される出力信
号ＶO より高い場合、ＮＰＮトランジスタ12がオンし、
入力信号ＶINのピークと出力信号ＶO が等しくなるまで
ホールド用コンデンサ７を充電する。ホールド用コンデ
ンサ７に充電された電圧より入力信号ＶINの値が低下し
た場合、ＮＰＮトランジスタ12はオフし、出力信号ＶO
はホールドされる。ホールド状態では、第２のオペアン
プ２の出力端から第１のオペアンプ１の出力端に、第２
の抵抗５と第１のダイオード３のルートと、第２のダイ
オード13と第１の抵抗14のルートの２通りのルートを介
して電流が流れる。これによりＮＰＮトランジスタ12の
ベース電圧は、エミッタ電圧に対し、第２のダイオード
13の順方向ドロップ分すなわち約0.７Ｖ下がった電圧で
決まるので、トランジスタ12のベース・エミッタ間の接
合で構成されるダイオードはブレークダウンを生じな
い。また第１のオペアンプ１の出力は、第１のダイオー
ド３及び第２の抵抗５により、入力信号ＶINから第１の
ダイオード３の順方向ドロップ分だけ下がった値とな
る。したがって第１のオペアンプ１の出力は入力信号Ｖ
INに追従するため第１のオペアンプ１は飽和せず、入力
に対して追従特性が改善される。
回路の動作について説明する。信号入力端子10に入力さ
れる入力信号ＶINが信号出力端子11に出力される出力信
号ＶO より高い場合、ＮＰＮトランジスタ12がオンし、
入力信号ＶINのピークと出力信号ＶO が等しくなるまで
ホールド用コンデンサ７を充電する。ホールド用コンデ
ンサ７に充電された電圧より入力信号ＶINの値が低下し
た場合、ＮＰＮトランジスタ12はオフし、出力信号ＶO
はホールドされる。ホールド状態では、第２のオペアン
プ２の出力端から第１のオペアンプ１の出力端に、第２
の抵抗５と第１のダイオード３のルートと、第２のダイ
オード13と第１の抵抗14のルートの２通りのルートを介
して電流が流れる。これによりＮＰＮトランジスタ12の
ベース電圧は、エミッタ電圧に対し、第２のダイオード
13の順方向ドロップ分すなわち約0.７Ｖ下がった電圧で
決まるので、トランジスタ12のベース・エミッタ間の接
合で構成されるダイオードはブレークダウンを生じな
い。また第１のオペアンプ１の出力は、第１のダイオー
ド３及び第２の抵抗５により、入力信号ＶINから第１の
ダイオード３の順方向ドロップ分だけ下がった値とな
る。したがって第１のオペアンプ１の出力は入力信号Ｖ
INに追従するため第１のオペアンプ１は飽和せず、入力
に対して追従特性が改善される。
【００１１】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、トランジスタのベース・エミッタ間の
接合で構成されるダイオードの逆バイアス時の耐圧が低
い場合でも、ブレークダウンを起こさず入力電圧範囲を
広くすることができる。またオペアンプの出力が飽和し
ないので、入力に対する追従特性も向上させることがで
きる。
本発明によれば、トランジスタのベース・エミッタ間の
接合で構成されるダイオードの逆バイアス時の耐圧が低
い場合でも、ブレークダウンを起こさず入力電圧範囲を
広くすることができる。またオペアンプの出力が飽和し
ないので、入力に対する追従特性も向上させることがで
きる。
【図１】本発明に係るピークホールド回路の一実施例を
示す回路構成図である。
示す回路構成図である。
【図２】従来のピークホールド回路の構成例を示す回路
構成図である。
構成図である。
【図３】図２に示したピークホールド回路における入力
信号ＶINと出力信号ＶO の関係を示す図である。
信号ＶINと出力信号ＶO の関係を示す図である。
【図４】集積回路におけるダイオードの構成例を示す図
である。
である。
１ 第１のオペアンプ ２ 第２のオペアンプ ３ 第１のダイオード ５ 第２の抵抗 ７ ホールド用コンデンサ 10 信号入力端子 11 信号出力端子 12 ＮＰＮトランジスタ 13 第２のダイオード 14 第１の抵抗 15 電源端子
Claims (1)
- 【請求項１】 一方の入力端を信号入力端子とした第１
のオペアンプと、該第１のオペアンプの他方の入力端に
アノードを出力端にカソードをそれぞれ接続した第１の
ダイオードと、一方の入力端に他端を接地したホールド
用コンデンサを接続し他方の入力端と出力端とを短絡接
続し出力端を信号出力端子とした第２のオペアンプと、
ベースを第１の抵抗を介して前記第１のオペアンプの出
力端にコレクタを電源にエミッタを前記ホールド用コン
デンサの一端にそれぞれ接続したトランジスタと、前記
第２のオペアンプの他方の入力端にアノードを前記トラ
ンジスタのベースにカソードをそれぞれ接続した第２の
ダイオードと、前記第１及び第２のダイオードのアノー
ド間に接続した第２の抵抗とで構成したことを特徴とす
るピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26684791A JPH0580084A (ja) | 1991-09-19 | 1991-09-19 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26684791A JPH0580084A (ja) | 1991-09-19 | 1991-09-19 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580084A true JPH0580084A (ja) | 1993-03-30 |
Family
ID=17436492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26684791A Withdrawn JPH0580084A (ja) | 1991-09-19 | 1991-09-19 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580084A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009938A (ja) * | 2009-06-24 | 2011-01-13 | Toyota Central R&D Labs Inc | ホールド回路 |
| CN119582581A (zh) * | 2024-11-28 | 2025-03-07 | 清华大学 | 用于双有源桥的直流偏置抑制装置、方法和双有源桥系统 |
-
1991
- 1991-09-19 JP JP26684791A patent/JPH0580084A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009938A (ja) * | 2009-06-24 | 2011-01-13 | Toyota Central R&D Labs Inc | ホールド回路 |
| CN119582581A (zh) * | 2024-11-28 | 2025-03-07 | 清华大学 | 用于双有源桥的直流偏置抑制装置、方法和双有源桥系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| JPH0328850B2 (ja) | ||
| US4420786A (en) | Polarity guard circuit | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4728815A (en) | Data shaping circuit | |
| JPH0121703B2 (ja) | ||
| US4321524A (en) | Transistorized voltage limiter | |
| EP0098155B1 (en) | Schmitt trigger circuit | |
| JPS59139723A (ja) | 差動スイツチ回路 | |
| JPH03788B2 (ja) | ||
| JPH0580084A (ja) | ピークホールド回路 | |
| JPH0339426B2 (ja) | ||
| US4705968A (en) | Semiconductor integrated circuit device with high breakdown voltage level | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| JPS6325775Y2 (ja) | ||
| JP2646721B2 (ja) | レベル変換回路 | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| JP2594063Y2 (ja) | ピン・エレクトロニクス・カード用ドライバ回路 | |
| JPH0513064Y2 (ja) | ||
| JPS63305415A (ja) | カレント・ミラー回路配置 | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPH04310017A (ja) | スイッチ回路 | |
| JPH0222567B2 (ja) | ||
| JPS5954330A (ja) | 電流切換え論理回路 | |
| JPH05121969A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |