JPS5919422A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPS5919422A JPS5919422A JP57128572A JP12857282A JPS5919422A JP S5919422 A JPS5919422 A JP S5919422A JP 57128572 A JP57128572 A JP 57128572A JP 12857282 A JP12857282 A JP 12857282A JP S5919422 A JPS5919422 A JP S5919422A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- resistor
- pnp
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は低電圧の電源電圧源で作動する電圧制御発振回
路に関し、電源電圧源が約１８ボルトであっても動作す
る電圧制御発振回路を提供するにある。
路に関し、電源電圧源が約１８ボルトであっても動作す
る電圧制御発振回路を提供するにある。
従来、電圧制御発振回路として第１図の回路が用いられ
ている。しかし、第１図の発振回路では、電源電圧Ｖ。
ている。しかし、第１図の発振回路では、電源電圧Ｖ。
。が、ｔ８ボルトの場合、極めて小さな発振出力しか得
られない欠点がある。
られない欠点がある。
以下、第１図及び第２図によって従来の電圧制御発振回
路に就いて説明する。
路に就いて説明する。
第１図の電圧制御発振回路はトランジスタＱ１１％Ｑ１
窒からなる差動対と電流源用トランジスタＱｔｓからな
る差動増幅器と、抵抗Ｒとコンデンサ０からなるＯＲ回
路と、能動負荷用のトランジスタＱ、いＱｔｉと、分割
抵抗Ｒ１〜Ｒ１から形成されている。また、ｇｏはバイ
アス電圧であり’ ｖＱＣは電源電圧、■、は基準電圧
源である。１は電圧制御発振回路の出力端子であり、方
形波の出力を得る。
窒からなる差動対と電流源用トランジスタＱｔｓからな
る差動増幅器と、抵抗Ｒとコンデンサ０からなるＯＲ回
路と、能動負荷用のトランジスタＱ、いＱｔｉと、分割
抵抗Ｒ１〜Ｒ１から形成されている。また、ｇｏはバイ
アス電圧であり’ ｖＱＣは電源電圧、■、は基準電圧
源である。１は電圧制御発振回路の出力端子であり、方
形波の出力を得る。
斯る電圧制御発振回路に於て、電源が投入されるとトラ
ンジスタＣＬｏはオフとなり、トランジスタＱｔｚはオ
ンとなる。同時にトランジスタＱ１４、ＱＩｌｌがオン
となるので、トランジスタＱｔｔのベース電極の１点の
電圧ｖＡは分割抵抗Ｒ１〜Ｒ，によって次式のように定
まる。
ンジスタＣＬｏはオフとなり、トランジスタＱｔｚはオ
ンとなる。同時にトランジスタＱ１４、ＱＩｌｌがオン
となるので、トランジスタＱｔｔのベース電極の１点の
電圧ｖＡは分割抵抗Ｒ１〜Ｒ，によって次式のように定
まる。
同時に、コンデンサ０に充電電流すが流れ込みトランジ
スタＱｏのベース電極のａ点の電圧は上昇する。そして
、ａ点の電圧がｂ点の電圧ＶＡを越えると、トランジス
タＱｔｔがオンとなり、トランジスタＱ１２はオフとな
る。このとキ、トランジスタＱ１１４ 、Ｃｈｓはオフ
となるので、ｂ点の電圧ｖＪｌは次式のようになる。
スタＱｏのベース電極のａ点の電圧は上昇する。そして
、ａ点の電圧がｂ点の電圧ＶＡを越えると、トランジス
タＱｔｔがオンとなり、トランジスタＱ１２はオフとな
る。このとキ、トランジスタＱ１１４ 、Ｃｈｓはオフ
となるので、ｂ点の電圧ｖＪｌは次式のようになる。
同時にコンデンサＯに充電された電荷は抵抗Ｒを介して
放電され、１点の電位は降下する。そして、ａ点の電圧
が１点の電圧ＶＢ より小さくなると、トランジスタＱ
ｌｌはオフとなり、トランジスタＣｈｓがオンとなる。
放電され、１点の電位は降下する。そして、ａ点の電圧
が１点の電圧ＶＢ より小さくなると、トランジスタＱ
ｌｌはオフとなり、トランジスタＣｈｓがオンとなる。
再びコンデンサＯに充電が開始され、ａ点の波形が第２
図（′ｒ）に示す如く繰り返され。
図（′ｒ）に示す如く繰り返され。
出力端子１から第２図（幻の如き出力を得ることが点の
出力は以下に説明するように小さいものとなる。電源電
圧ＶＯａの電圧損失としてトランジスタＶゆ（ベース・
エミッタ間電圧）とＶ。ｘ（ｓＡｒ） （飽和電圧）
が関与し、ｖＢＨは約α７ボルトであり、ＶＣＥ（ｊＡ
Ｔ）は約α１ボルトである。ｖｌｌの電圧はトランジス
タ。、３のｖｅｘ（ｓＡｒ＞ とトランジスタ（ｈｔ＼
Ｑ、ｕのＶ□１が関与する為に、約１８ボルト以上でな
ければならなく、ｖＡ はトランジスタＱ、１４ 、Ｑ
ｔｓｔのＶ。Ｘ（ＳＡＴ）とＶＥＭが関与する為、電源
電圧Ｔｏｏから約α８ボルト引いた値となる。従って、
電源電圧ＶＯＯが１８ボルトの低電圧の場合、出力端子
１からの出力波形の振幅（Ｖ’Ａ−ｖｓ）は次式のよう
になる。
出力は以下に説明するように小さいものとなる。電源電
圧ＶＯａの電圧損失としてトランジスタＶゆ（ベース・
エミッタ間電圧）とＶ。ｘ（ｓＡｒ） （飽和電圧）
が関与し、ｖＢＨは約α７ボルトであり、ＶＣＥ（ｊＡ
Ｔ）は約α１ボルトである。ｖｌｌの電圧はトランジス
タ。、３のｖｅｘ（ｓＡｒ＞ とトランジスタ（ｈｔ＼
Ｑ、ｕのＶ□１が関与する為に、約１８ボルト以上でな
ければならなく、ｖＡ はトランジスタＱ、１４ 、Ｑ
ｔｓｔのＶ。Ｘ（ＳＡＴ）とＶＥＭが関与する為、電源
電圧Ｔｏｏから約α８ボルト引いた値となる。従って、
電源電圧ＶＯＯが１８ボルトの低電圧の場合、出力端子
１からの出力波形の振幅（Ｖ’Ａ−ｖｓ）は次式のよう
になる。
ｖＡ−ｖ、中Ｖ、。−ｔ６中ｔ ８−１６中（Ｌ２・（
８）このように振幅電圧は僅かα２ボルトしか得られま
い。第１図の電圧制御発振回路は電源電圧’Ｖｉｌｌｃ
力驕ボルト力場ボルト用できないととは明らかである。
８）このように振幅電圧は僅かα２ボルトしか得られま
い。第１図の電圧制御発振回路は電源電圧’Ｖｉｌｌｃ
力驕ボルト力場ボルト用できないととは明らかである。
本発明は上述に鑑みなされたものであって、その目的は
ｔ８ボルト橿の小さな電源電圧であっても、大ｔ！々振
幅電圧を得る電圧制御発振回路を提供するにある。
ｔ８ボルト橿の小さな電源電圧であっても、大ｔ！々振
幅電圧を得る電圧制御発振回路を提供するにある。
以下、本発明の電圧制御発振回路の実施例に就いて第３
図及び第４図に基づき説明する。
図及び第４図に基づき説明する。
第３図に於て、１は第２図（１０の如き方形波の発振出
力を得る出力端子である。２は差動増幅回路であり、バ
イアス電圧Ｆ１ｍ によって自己バイアスされたＰＮ
Ｐ）ランジスタＧＬＩ から形成された定電流源回路３
とＰＮＰ）？ンジスタＱｌ 、Ｑｇからなる差動対と
ＰＮＰ）ランジスタＱ２、Ｑｓ のコレクタに接続され
た負荷抵抗Ｒ４、Ｒｉ から形成されている。そして、
ＰＮＰ）ランジスタＱ２と負荷抵抗Ｒ４との接続点にＮ
ＰＮ）ランジスタＱｉ のベースが接続され、ＰＮＰ）
ランジスタＱｓのコレクタと負荷抵抗Ｒｉ との接続
点にＮＰＮ ）ランジスタＱ７ のベースが接続されて
いる。ＮＰＭトランジスタＱ・ のコレクタがＰＩＰ）
ランジスタＱ２ と負荷抵抗Ｒ４の接続点に接続され
、そのベースがＰＮＰ）ランジスタＱ１と負荷抵抗Ｒ。
力を得る出力端子である。２は差動増幅回路であり、バ
イアス電圧Ｆ１ｍ によって自己バイアスされたＰＮ
Ｐ）ランジスタＧＬＩ から形成された定電流源回路３
とＰＮＰ）？ンジスタＱｌ 、Ｑｇからなる差動対と
ＰＮＰ）ランジスタＱ２、Ｑｓ のコレクタに接続され
た負荷抵抗Ｒ４、Ｒｉ から形成されている。そして、
ＰＮＰ）ランジスタＱ２と負荷抵抗Ｒ４との接続点にＮ
ＰＮ）ランジスタＱｉ のベースが接続され、ＰＮＰ）
ランジスタＱｓのコレクタと負荷抵抗Ｒｉ との接続
点にＮＰＮ ）ランジスタＱ７ のベースが接続されて
いる。ＮＰＭトランジスタＱ・ のコレクタがＰＩＰ）
ランジスタＱ２ と負荷抵抗Ｒ４の接続点に接続され
、そのベースがＰＮＰ）ランジスタＱ１と負荷抵抗Ｒ。
の接続点に接続される。そして、ＮＰＮトランジスタＱ
ｓ＝Ｑｒのエミッタは接地される。ＮＰＮトランジスタ
Ｑｓ のコレクタは電流源回路４に接続されている。電
流源回路４はＰＮＰ）ランジスタＱ４ と抵抗Ｒ，から
形成されている。５は並列接続されたコンデンサＯｏ
と抵抗Ｒ，から形成されたＯＲ回路である。そして、電
流源回路４とＯＲ回路５から充放電回路７が形成されて
いる。ＰＮＰ）ランジスタＱ３のベース側には抵抗Ｒ１
〜Ｒ，が接続され、抵抗Ｒ１の他端が基準電圧源ｖＩｉ
ｌに、抵抗Ｒ２の他端がトラ７ジスタＱ７ のコレク
タにそれぞれ接続され、抵抗Ｒ３の他端が接地されてい
る。
ｓ＝Ｑｒのエミッタは接地される。ＮＰＮトランジスタ
Ｑｓ のコレクタは電流源回路４に接続されている。電
流源回路４はＰＮＰ）ランジスタＱ４ と抵抗Ｒ，から
形成されている。５は並列接続されたコンデンサＯｏ
と抵抗Ｒ，から形成されたＯＲ回路である。そして、電
流源回路４とＯＲ回路５から充放電回路７が形成されて
いる。ＰＮＰ）ランジスタＱ３のベース側には抵抗Ｒ１
〜Ｒ，が接続され、抵抗Ｒ１の他端が基準電圧源ｖＩｉ
ｌに、抵抗Ｒ２の他端がトラ７ジスタＱ７ のコレク
タにそれぞれ接続され、抵抗Ｒ３の他端が接地されてい
る。
さて、第３図の電圧制御発振回路の動作に就いて説明す
る。尚、１点からは第２図（ηの如きコンデン？Ｏｏ
の充放電による出力波形を得、ｂ点からは第２図（Ｉ）
の如き方形波の発振出力を得る。
る。尚、１点からは第２図（ηの如きコンデン？Ｏｏ
の充放電による出力波形を得、ｂ点からは第２図（Ｉ）
の如き方形波の発振出力を得る。
さて、ＰＮＰ）ランジスタＱ２がオンであって、ＰＩＰ
）ランジスタＱ３ がオフであるとき、ｂ点の電圧ｖ
Ａは次式のように示される。
）ランジスタＱ３ がオフであるとき、ｂ点の電圧ｖ
Ａは次式のように示される。
この時、ＯＲ回路５のコンデンサ００に電流源回路４か
ら充電々流が流れ込み、ａ点の電位は上昇する。ａ点の
電位がｖＡを越えると、ＰＮＰトランジスタｑ！はオフ
となり、ＰＩＰ）ランジスタＱ１はオンとなる。コンデ
ンサ００ の充電々流は抵抗ＲＯを介して放電され１
点の電位は降下する。
ら充電々流が流れ込み、ａ点の電位は上昇する。ａ点の
電位がｖＡを越えると、ＰＮＰトランジスタｑ！はオフ
となり、ＰＩＰ）ランジスタＱ１はオンとなる。コンデ
ンサ００ の充電々流は抵抗ＲＯを介して放電され１
点の電位は降下する。
このとき、ＦＤＰ）ランジスタｑ１ がオンとなるので
ＮＰＮ）ランジスタＱ１がオンとなり、抵抗Ｒ２に電流
が流れる。従って、ｂ点の電圧ｖ１は分割抵抗Ｒ１〜Ｒ
１と基準電圧源ＶＳによって定コンデンサｃｏの充電々
流が放電され、ａ点の電圧がＶ、より小さくなると、再
びアＨＰ）ツンジスタＱ意 がオンとなり、ＰｌｆＰ）
ランジスタｑ１がオフとなる。そして、コンデンサＯｏ
が充電を開始し同じ動作を繰シ返す。
ＮＰＮ）ランジスタＱ１がオンとなり、抵抗Ｒ２に電流
が流れる。従って、ｂ点の電圧ｖ１は分割抵抗Ｒ１〜Ｒ
１と基準電圧源ＶＳによって定コンデンサｃｏの充電々
流が放電され、ａ点の電圧がＶ、より小さくなると、再
びアＨＰ）ツンジスタＱ意 がオンとなり、ＰｌｆＰ）
ランジスタｑ１がオフとなる。そして、コンデンサＯｏ
が充電を開始し同じ動作を繰シ返す。
第４図、第５図は本発明の他の実施例である。第４図の
実施例はＰＮＰ）ランジスタＱ２、Ｑｌ及びＮＰＮ）ラ
ンジスタＱ７がマルチエンツタ構造に六っている点と、
電流源回路４がＰＮＰ）ランジスタｌ：Ｌｓ 、Ｑｓ
及び抵抗ＦＴ６ 、Ｒγから形成されている点が相違
するだけであって、他の回路の構成は第３図の実施例と
同じであり、その動作も第３図と同一である。また、第
５１の実施例は差動増幅器２の負荷抵抗Ｒ４の他端にダ
イオード接続されたＮ’ＰＮ ）ランジスタＱ、ｔｏが
付加され、ＰＮＰ）ランジスタＱｚ のスイッチング時
のオバーシュートを防止するものである。第４図、第５
図の実施例のＰＩＰ ）ランジスタ’Ｌ！ ％ Ｑｓ
及びＮＰＮ）ランジスタＱｙ をマルチエンツタ構造と
するととにより、電流容量を増大するものである。
実施例はＰＮＰ）ランジスタＱ２、Ｑｌ及びＮＰＮ）ラ
ンジスタＱ７がマルチエンツタ構造に六っている点と、
電流源回路４がＰＮＰ）ランジスタｌ：Ｌｓ 、Ｑｓ
及び抵抗ＦＴ６ 、Ｒγから形成されている点が相違
するだけであって、他の回路の構成は第３図の実施例と
同じであり、その動作も第３図と同一である。また、第
５１の実施例は差動増幅器２の負荷抵抗Ｒ４の他端にダ
イオード接続されたＮ’ＰＮ ）ランジスタＱ、ｔｏが
付加され、ＰＮＰ）ランジスタＱｚ のスイッチング時
のオバーシュートを防止するものである。第４図、第５
図の実施例のＰＩＰ ）ランジスタ’Ｌ！ ％ Ｑｓ
及びＮＰＮ）ランジスタＱｙ をマルチエンツタ構造と
するととにより、電流容量を増大するものである。
また、第３図乃至第５図を通し、ＮＰＮ）ランジスタｑ
−はＰＮＰ）ランジスタＱ、ｊが動作するとバイアスさ
れてＮＰＮ ）ランジスタＱｈ のベース・エマツタ間
を急激に低下させ、出力波形の立ち上り、立ち了知を急
・峻なものとする効果を有するまた、本発明の電圧制御
発振回路は、その分割抵抗Ｒ１〜Ｒ８の組み合せは差動
増幅回路２がＰ ）ＪＰトランジスタによって形成され
、ＮＰＮ）ランジスタＱ７が動作することによって抵抗
Ｒ３に並列に抵抗Ｒ２が付加するように形成されている
。
−はＰＮＰ）ランジスタＱ、ｊが動作するとバイアスさ
れてＮＰＮ ）ランジスタＱｈ のベース・エマツタ間
を急激に低下させ、出力波形の立ち上り、立ち了知を急
・峻なものとする効果を有するまた、本発明の電圧制御
発振回路は、その分割抵抗Ｒ１〜Ｒ８の組み合せは差動
増幅回路２がＰ ）ＪＰトランジスタによって形成され
、ＮＰＮ）ランジスタＱ７が動作することによって抵抗
Ｒ３に並列に抵抗Ｒ２が付加するように形成されている
。
従って、ｖＡ とＶＢの電位差、即ち出力端子１から
出力される出力波形の振１＠電圧を大きくすることがで
きる利点を有する。
出力される出力波形の振１＠電圧を大きくすることがで
きる利点を有する。
更にまた、本発明の電圧制御発振回路は大別すると、差
動増幅器２と二つの基準電圧源を設定する分割抵抗Ｒ１
〜Ｒ１による基準電圧源回路６と電流源回路４とＯＲ回
路５から形成された充放電回路７から形成されている。
動増幅器２と二つの基準電圧源を設定する分割抵抗Ｒ１
〜Ｒ１による基準電圧源回路６と電流源回路４とＯＲ回
路５から形成された充放電回路７から形成されている。
そして、差動増幅器２の動作信号が負荷回路とＮＰＮ）
ランジスタＱ５Ｑ７によって基準電圧源回路６と充放電
回路７に供給するようになされている。充放電回路７は
ＮＰＮ）ランジスタＱ６ をオンとするととによって、
ｐＮｐ）ランジスタＱ４ にバイアスを与え、コンデン
サＯｏＫ充電々流を流し込む。トランジスタＱ４ と
Ｑ、の電圧損失はＰＮＰ）う／ジスタＱ４（ロ） 第 １ 図 ノｖＢＨとＮＰＮ ）ランジスタＱｓのｖ、（ＪＡＴ）
が関与するだけであり、その値は約α８ボルトである。
ランジスタＱ５Ｑ７によって基準電圧源回路６と充放電
回路７に供給するようになされている。充放電回路７は
ＮＰＮ）ランジスタＱ６ をオンとするととによって、
ｐＮｐ）ランジスタＱ４ にバイアスを与え、コンデン
サＯｏＫ充電々流を流し込む。トランジスタＱ４ と
Ｑ、の電圧損失はＰＮＰ）う／ジスタＱ４（ロ） 第 １ 図 ノｖＢＨとＮＰＮ ）ランジスタＱｓのｖ、（ＪＡＴ）
が関与するだけであり、その値は約α８ボルトである。
従って、充放電回路７の最小動作電圧はα８ボルトであ
る。そして、電源電圧が１８ボルトの場合、ａ点の充放
電回路７による弛張発振出力の振幅は０ポルトから約α
８ボルトまで可能とがる利点を有する。
る。そして、電源電圧が１８ボルトの場合、ａ点の充放
電回路７による弛張発振出力の振幅は０ポルトから約α
８ボルトまで可能とがる利点を有する。
上述の如く本発明の電圧制御発振回路はｔ８ボルト程度
の低電圧源で作動する極めて特徴的な回路を提供するこ
とができる。勿論本発明の電圧制御発振回路は低い電源
電圧のみならず萬い電源電圧の場合であっても用いるこ
とができることは明らかである。
の低電圧源で作動する極めて特徴的な回路を提供するこ
とができる。勿論本発明の電圧制御発振回路は低い電源
電圧のみならず萬い電源電圧の場合であっても用いるこ
とができることは明らかである。
第１図は従来の電圧制御発振回路、第２図は電圧制御発
振回路の充放電回路の出力波形を示す図、第３図及び第
５図は本発明の電圧制御発振回路の実施例である。 特許出願人 東光株式会社 ２ 第 ２ 記 第 ３ Ｍ 第４図 第 ５ 閏 手続補正書、（方式） １、事件の表示 昭和５７年特許願第１２８５７２号 ２、発明の名称 電圧制御発振回路 ３、補正をする者 事件との関係 特許出願人 住所 （ｗ１４５）東京都大田区東雪谷２丁目１番１７
号 昭和５７年１０月７日（発送日ｉｏ月２６日）５、補正
の対象 明細書の図面の簡単な説明の欄 ６、補正の内容 明細書第１２頁の上から１７行目の１第３図及び第５図
」を「第３図乃至第５図」と訂正する。
振回路の充放電回路の出力波形を示す図、第３図及び第
５図は本発明の電圧制御発振回路の実施例である。 特許出願人 東光株式会社 ２ 第 ２ 記 第 ３ Ｍ 第４図 第 ５ 閏 手続補正書、（方式） １、事件の表示 昭和５７年特許願第１２８５７２号 ２、発明の名称 電圧制御発振回路 ３、補正をする者 事件との関係 特許出願人 住所 （ｗ１４５）東京都大田区東雪谷２丁目１番１７
号 昭和５７年１０月７日（発送日ｉｏ月２６日）５、補正
の対象 明細書の図面の簡単な説明の欄 ６、補正の内容 明細書第１２頁の上から１７行目の１第３図及び第５図
」を「第３図乃至第５図」と訂正する。
Claims (5)
- （１）差動増幅回路、充放電回路及び分割抵抗と安定化
電源からなる第１と第２の基準電圧を有する基準電圧源
回路とを含む電圧制御発振回路に於て、該差動増幅器が
第１のＰＮｌｌｌ）ランジスタによる定電流源回路と第
２と第３のＰＮＰ）ランジスタからなるトランジスタ差
動対と負荷回路からなり、該充電回路がＰＮＰ）ランジ
スタによる電流源回路とコンデンサと抵抗からなるＯＲ
回路からなり、該第２のＰＩＰ）ランジスタのベースが
該電流源回路と該ＯＲ回路との接続点に接続され、該第
３のＰＮＰ）ランジスタのベースに該基準電圧源回路に
接続され、該第２のアＨＰ）９ンジスタの負荷回路に発
生する電圧源によってＮ：ＰＭ）ランジスタを介して該
充放電回路の電流源回路を駆動させて誼充放電回路を制
御し、該第６のＰＮＰトランジスタのベースから発振出
力を得ることを特徴とする電圧制御発振回路。 - （２） 第２と第３のＰＩＰ）ランジスタのエミッタ
がマルチエキツタ構成となった特許請求の範囲第１項記
載の電圧制御発振回路。 - （３）第１の負荷回路が直列に接続された抵抗とダイオ
ード接続されたトランジスタからなる特許請求の範囲第
１項記載の電圧制御発振回路。 - （４）電圧制御発振回路が、定電流源回路を形成する自
己バイアスされた第１のＰＩＰ）ｊンジスタと、該第１
のＰＭ’Ｐ）ランジスタのコレクタに夫々のエミッタを
接続した第２と第３のＰＮＰ）ランジスタからなるトラ
ンジスタ差動対と、該第２と第３のＰＮＩ’）ランジス
タの夫々のコレクタに接続された第１と第２の負荷回路
から形成された差動増幅器を含み、該第２のＰＨＩ’
）ランジスタのコレクタと該第１の負荷回路との接続点
に第１のＮＰＮ）ランジスタのベースが接続され、該第
３のＰＮＩ））ランジスタの；レクタと該第２の負荷回
路との接続点に第２のＫＰＭ）ランジスタのベースが接
続され、該第１と第２のＮＰＮ）うンジスタの工Ｚツタ
が接地され、該第１のＮＰＮトランジスタのコレクタに
接続された充放電回路の電流源回路が、バイアス回路と
該バイアス回路によってバイアスされた第４のＰＮＰ）
ランジスタから形成され、該第４のＰＮＰ）ランジスタ
のコレクタに並列接続されたコンデンサと抵抗からなる
ＯＲ回路が接続され、且つ、該第６のＰＮＰトランジス
タのベースに第１乃至第６の抵抗との基準電圧源からな
る基準電圧源回路が接続され、第１の抵抗の他端が基準
電圧源に接続もれ、第２の抵抗の他端力ｌ亥第２ＯＮＰ
Ｎ ）ランジスタの；レクタに接続され、該第６の抵抗
の他端が接地された特許請求の範囲第１項記載の電圧制
御発振回路。 - （５） 第２のＮＰＮ）ランジスタがマルチエミッタ
構造となった％詐請求の範囲第４項記載の電圧制御発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128572A JPS5919422A (ja) | 1982-07-23 | 1982-07-23 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128572A JPS5919422A (ja) | 1982-07-23 | 1982-07-23 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919422A true JPS5919422A (ja) | 1984-01-31 |
| JPH0244174B2 JPH0244174B2 (ja) | 1990-10-03 |
Family
ID=14988066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57128572A Granted JPS5919422A (ja) | 1982-07-23 | 1982-07-23 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936417A (ja) * | 1982-08-24 | 1984-02-28 | Sanyo Electric Co Ltd | 発振回路 |
| JPH0446723U (ja) * | 1990-12-10 | 1992-04-21 |
-
1982
- 1982-07-23 JP JP57128572A patent/JPS5919422A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936417A (ja) * | 1982-08-24 | 1984-02-28 | Sanyo Electric Co Ltd | 発振回路 |
| JPH0446723U (ja) * | 1990-12-10 | 1992-04-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244174B2 (ja) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4063193A (en) | Differential transistor pair integrated circuit oscillator with L-C tank circuit | |
| JPS5919422A (ja) | 電圧制御発振回路 | |
| US3684981A (en) | Monolithic integrable crystal oscillator circuit | |
| JPS6347281B2 (ja) | ||
| US3688220A (en) | Stable differential relaxation oscillator | |
| US4808856A (en) | Low voltage phase comparator | |
| US4025877A (en) | Multi-stage astable multivibrator | |
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| JPH0519321B2 (ja) | ||
| KR900008002B1 (ko) | 저 오프셑을 갖는 위상 검출기 회로 | |
| US3371288A (en) | Period modulation multivibrator circuit | |
| JPH0413692Y2 (ja) | ||
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JP2812739B2 (ja) | 三角波発生器 | |
| JP2520466B2 (ja) | 時定数回路 | |
| KR930010877B1 (ko) | 저전력소모용 발진회로 | |
| JPS5837157Y2 (ja) | ハケイセイケイカイロ | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS5836525B2 (ja) | Ｆｍ フクチヨウカイロ | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| SU1467718A1 (ru) | Преобразователь посто нного напр жени | |
| JPH062345Y2 (ja) | 近接スイツチ |