JPS62152248A - タイマ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、通信速度及び通信プロトコルの異なる複数の
回線を収容し、各回線毎に送受信データ及び回線インタ
フェース信号のタイマ監視を行う通信制御装置のタイマ
制御方式に関するものである。

（従来の技術） 第３図は、通信速度及び通信プロトコルの異なる複数の
回線を収容し、各回線毎に該回線の送受信クロック生成
部を有する通信制御装置の構成を示すブロック図である
。図中、２１は通信制御装置、２２は共通タイマ、２３
は送受信クロック生成部、２４は制御部、２５はローカ
ルメモリ（ＬＭ）、２６はプロセッサユニット（ｐｕ）
である。

このような通信制御装置において、従来、通信プロトコ
ル上で定められている時間規定等を満足させようとした
場合、時間規定には、通信速度に無関係な固定時間の規
定と通信速度に依存する時間規定に大別することかでき
、各々、別々の手段を用いて各回線毎の通信プロトコル
上の規定時間監視を実現していた。これらの時間規定の
うち、通信速度に関係ない、通信プロトコルで規定され
ている時間を満足させようとした場合、例えば第４図に
示すようにＤＤＸ網の回線交換サービスの発呼シーケン
スにおける回線インタフェース信号のＴ線、Ｃ線、Ｒｆ
ａに規定されている時間、つまりＣ線オンから受信キャ
ラクタのＳＹＮ。

ＳＹＮ、＋を受信するまでが３秒以内であるという規定
等を満足させる場合は、比較的規定されている時間が長
い。そこで、従来方式では、第３図に示す制御部２４内
に、全回線に共通した所定東位く通常はｌＯ〜１００ｍ
５単位）のタイマ値を基本とする共通タイマ２２を備え
、更に第５図に示すような回線単位に用途に応じた複数
のカウンタ値を設定できるタイマ監視カウンタテーブル
３２、タイマの有効・無効を設定する回線タイマイネー
ブルテーブル３１（図中、３３は回線＃０からのカウン
タｌのイネーブルビットを示す）、及び図示していない
タイムアツプになったことを記憶させ、処理待ちを行な
わせるためのタイムアツプ用キュー、並びにこれらの動
作を制御するコントロールプログラムを備えて、次のと
おり制御していた。すなわち、共通タイマ２２かタイム
アツプする毎に基本タイマ割込みを起こし、コントロー
ルプログラムの制御によって回線タイマイネーブルテー
ブル３１中の有効であると設定されている回線のタイマ
カウント値をデクリメントし、該カウント値か０になる
ことで、回線のタイムアツプを認識し、タイムアツプキ
ューにキューイングして、順に所定のタイムアツプ・処
理を行う。

しかしながら、通信速度に依存１″る時間規定を満足さ
せようとする場合、例えば、Ｄ　Ｄ　Ｘ？Ａ回線交換サ
ービスにおいて第６図に示すように、通信可を示すＴ線
の変化後、２４ビット以上経過した時点から、データの
送信が可能であるという規定を満足させる場合、首記し
た方式で実現させようとすると、通信速度と同一速度の
基本タイマを持つ必要があり、例えば、通信速度が４８
ｋｂＰＳの場合要となる。このような高速の基本タイマ
値を用いるとタイムアツプ割込みが頻繁に発生し、装置
動作上のオーバーヘッドか大となり、通信制御装置全体
の能力低下をまねくことになる。

従って、従来は、回線インタフェース信号線側々に時間
監視用のハードウェアを有して実現していた。つまり、
上記回線交換インタフェースのＴ線を例にとると、第７
図に示すように、回線上から供給される送受信用タイミ
ングのＳ線を基本タロツクとしたＴ縁厚用の時間監視用
の２４ビツト遅延カウンタ７１を有して、回線からのＴ
線を上記２４ヒツト遅延カウンタ７１に人力して、２４
ビット長時間が経過後、装置内部へのＴ線を出力させる
ようにして、第６図に示すような時間規定を満足させて
いた。従来は、このＴ線の規定時間監視用に個別のハー
ドウェアカウンタ回路を持フていたのと同様に他の回線
インタフェース信号線、例えば、Ｒ線、Ｔ線、Ｃ線にも
、個別のハードウェアを有して、各回線インタフェース
信号毎に規定される時間に対応していた。更に、このハ
ードウェアを各回線毎に有していた。

又、他の例で説明すると、モデムを接続して通信を行う
場合、送信を行なおうとする局は、モデム制御信号の１
つである送信要求信号（以下ＲＳ信号という）をオンに
し、又、送信を終了した時点でＲ３信号をオフさせる制
御が必要である。ここで半二重通信の場合、伝送効率を
向−ヒさせるために、送信終了後、即、ＲＳ信号をオフ
させて自局の送信権を放棄し、相手局の送信をより早く
、可能とさせる制御が必要となる。

しかし、例えば第８図（ａ）に示すような調歩同明方式
を用いて通信を行っている場合、最終送信データを送出
後、即、ＲＳ信号をオフとする（＊部分）と、伝送路上
の伝搬遅延などにより相手側モデムに到着した時のＣＤ
信号（キャリア・ディテクション信号：装置かキャリア
を検出中であることを示１−信号）のＣＤオフタイミン
グか送信データの最終ヒツト到着よりも早くなってしま
い、その結果、最終送信データが無効になってしまうケ
ースがあった。この問題を解決するために、従来は、１
）η記■線の場合と同様に第８図（ｂ）に示すような、
Ｒ３信号個別の規定時間（この場合、スタートビット、
データ８ビツト、パリティビット、ストップビットの１
キャラクタ分計ＩＩビット長）監視用のハードウェアを
有して、装置内部から設定されるＲＳセット／リセット
信号８３をラッチ回路８１でラッチして、その出力を更
に、１１クロツク遅延カウンタ８２で遅延させてＲ５信
号をオフさせることにより、第８図（ａ）の＊＊で示し
たような送信データの有効性を保証してやる手段をとっ
ていた。この場合も、各回線毎に、上述したＲ５信号固
有のハードウェアを有して実現していた。

（発明が解決しよとする問題点） しかしながら、上記従来のタイマ制御方式にあっては、
通信速度に依存する時間規定を満足させるために、前述
したように通信速度に依存しない時間規定を満足するた
めの手段とは別に、各回線、ｒンタフェース信号線毎に
個別にタイマ監視回路を設置する必要があるので、ハー
ドウェアが増大するという問題点があった。

本発明は、以上述へた問題点を解決し、通イΔ速度に依
存する時間の規定を満足させるためのタイマ監視を各回
線の各回線インタフェース信号線毎に個別のタイマ監視
用ハードウェアを有する従来方式と比べ、ハードウェア
の減少を図り、経済的なタイマ制御方式を実現すること
を目的とする。

（問題点を解決するための手段） 本発明は、通信速度及び通信プロトコルの蹟なる回線を
複数収容し、回線毎に当該回線の通信速度に等しい送受
信クロックを生成する送受信クロック生成部を有し、更
に回線毎の通信プロトコルに対応した複数の回線インタ
フェース信号の時間監視を行う通信制御装置を対象とす
る。

本発明は上記通信制御装置において、各回線毎に、補記
送受信クロックを基本カウンタクロックとして用い、か
つ任意のタイマ値をセットすることができるタイマを設
け、時間監視を必要とする回線インタフェース信号に対
応して、順次必要なタイマ値をセットすることにより、
各回線の複数の回線インタフェース信号を時間監視する
ことにある。

く作用） 例えば、回線インタフェース信号線のうち、通信可を示
す１線の変化後２４ビツト経過した時点でデータの送信
を可能とする規定を満足させる場合の動作は次のとおり
である。１線がオフからオンに変化すると、■線に対し
予め決められたタイマ値２４ビツトがタイマにセットさ
れる。タイマはこのタイマ値のセットにより起動し、２
４ビツト経過した時点で出力を発生する。そして、この
出力が発生するとデータの送信が可能となる。また、同
一・回線における他の回線インタフェース信号に係る時
間監視も、タイマ値を適宜変えてタイマに設定すること
により、同様に行われる。

（実施例） 以下、本発明の一実施例を図面を参照して説明する。

第１図は、本発明の一実施例を示す回路図である。本実
施例によるタイマ監視回路１は、第３図に示す通信制御
装置の回線毎に設けられている送受信クロック主成部２
３毎に追加されるように設けられる。タイマ監視回路１
は、プログラマブルタイマ１１と、微分用フリップフロ
ップ（Ｆ／Ｆ）１２ａ、１２ｂと、タイムアツプ割込み
ラッチ用フリップフロップ１３と、アンドゲート１４と
を具備する。

プログラマブルタイマ１１のＣＬＫ端子は、送受信クロ
ック生成部２３で生成された通信速度に一致する送受信
クロックｄを受取る。プログラマブルタイマｌｌのデー
タ人力ａは、第３図に示す制御部２４から出力されるタ
イマカウンタ値を受取る。プログラマブルタイマ１１は
タイマカウンタ値をデータ人力ａから人力した時点でタ
イマ動作を開始し、入力したタイマカウント領分の送受
信クロックｄくすなわち、送受信データのビット′１１
．）をカウントした時点で、送受信クロックｄの１クロ
ック分のローレベルのタイマ出力りをＯＵＴ端子から出
力する。微分用フッツブフロップ１２ａ、１２ｂ及びア
ントゲート１４は、タイマ出力りをサンプルクロックｆ
の１周期分のパルスにする。タイムアツプ割込みラッチ
用フリップフロップ１３は、アンドゲート１４から出力
されるサンプルクロックｆの周期分のパルスを受け、リ
セット信号ｇが供給されるまでタイムアツプ割込みｇを
保持する。

ここで、プログラマブルタイマ１１に供給されるタイマ
カウンタ値は、第３図に示すローカルメモリ２５に格納
されている。第２図（ｂ）はローカルメモリ２５におけ
るタイマカウント値の格納状態を示す図である。タイマ
カウンタ値は各回線毎にテーブル形式で格納されている
。タイマカウンタ値は各回線毎に複数個用意されている
。すなわち、規定時間監視を必要とする各回線インタフ
ェース信号毎に固在のタイマカウンタ値が用意されてい
る。尚、送受信クロック生成部２３は通常、その回線の
通信速度の１６倍又は３２倍の送受信クロックＣを生成
するが、本実施例の回路動作においては、この送受信ク
ロックＣは直接関係ない。

次に、本実施例の回路動作について、第２図（ａ）の動
作タイミング図を参照して説明する。

今、第１図に示すタイマ監視回路１は第３図に示す回線
＃０に係るものであるとし、監視すべき対象は前述した
第６図に示すような回線インタフェース信号線のうちの
１線の規定時間監視であるものとする。

第３図に示す回線＃０送受信制御部は、■線の状態を監
視している。■線がオフからオンになると、回線＃０送
受信制御部はこの変化を検知して、制御部２４のプロセ
ッサユニット２６　ニ通知スる。プロセッサユニット２
６はこの通知を受けてローカルメモリ２５を参照し、回
線＃０の■線に係るタイマカウンタ値（この場合、２４
　＋ｔｏ＋　）を読出す。読出された１線のタイマカウ
ント値２４゜。、はプロセッサユニット２６の制御によ
り、第１図に示すプログラマブルタイマ１１のデータ人
力ａに供給される。プログラマブルタイマ１１はデータ
人力ａｌりらタイマカウンタ値２４１１０＋を人力する
とタイマ動作を開始する（第２図（ａ）の（イ）、（０
））。プログラマブルタイマ１１はセットされたタイマ
カウント値２４＋１０１をカウントすると、ローレベル
のタイマ出力りを出力する（第２図（ａ）の（イ）、（
ロ））。

このタイマ出力りが出力されると、微分用フリップフロ
ップ１２ａ及び１２ｂの作用により、アンドゲート１４
の人力１及び入力２はそれぞれ第２図（ａ）の（ニ）及
び（ホ）のとおり変化する。よって、アンドケート１４
は送受信クロックｄ（第２図（ａ）の（イ））よりも速
い周期のサンプルクロックｆ（第２図（ａ）の（Ａ））
の１周期分のパルス（前微分出カニすなわち、このパル
スはタイマ出力りをサンプルクロックｆで前微分したこ
とにより得られたものである）を出力する（第２図（ａ
）の（へ））。

タイムアツプ割込みラッチ用フリップフロップ１３はア
ンドゲート１４のパルスを受けて、タイムアツプ割込み
ｇを出力する（第２図（ａ）の（ト））。そして、この
タイムアツプ割込みが発生すると、コントロールブロク
ラムは所定のタイムアツプ割込み処理を実行する。タイ
ムアツプ割込みは、リセット信号ｅをタイムアツプ割込
みラッチ用フリップフロップ１３に人力することでリセ
ットされる。

以トのようにして、■線の規定時間の時間監視が行われ
る。また、前述したモデム接続時の回線インタフェース
信号であるＲＳ信号の制御やその他の信号も同様に実現
できる。

以上のとおり、本実施例によれば、回線毎に１つのタイ
マ監視装置を設けるだけで、通信速度に依存した各回線
インタフェース信号線の時間監視を実現できる。また、
本実施例によれば、通信速度に依存しない固定時間の時
間監視を行うこともできることは明らかである。この場
合、従来は全回線に共通の１個のタイマを用いて、その
タイマのタイムアツプ割込みが発生する毎に、全回線の
タイマ監視状態を判定していたが、本実施例を適用した
場合はタイマ監視を行っている回線からのタイムアツプ
割込みのみが発生するため、タイムアツプ処理が装置動
作上に占める負荷を軽減させることができる。

（発明の効果） 以上説明したように、本発明によれば、回線毎に１個の
タイマ監視回路を設け、１ビット単位の任意の時間長を
設定可能として各回線インタフェ−ス信号線の時間監視
を行うこととしたため、従来のように通信速度に依存す
る時間規定を満足させるためにタイマカウント値固定の
ハードウェアカウンタ回路を各回線インタフェース信号
線毎に設けていた方式に比べ、時間監視の能力を落すこ
となく、ハードウェア量の少ない、経済的なタイマ監視
方式を提供することができる。また、本発明は通信装置
に無関係な固定時間の時間監視にも効果的に適用するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図（ａ）
は本実施例の動作タイミング図、第２図（ｂ）は本実施
例におけるローカルメモリの内容を示す図、第３図は通
信制御装置の一構成例のブロック図、第４図は通信速度
に無関係な固定時間の規定を説明するためのタイミング
図、第５図は従来方式におけるローカルメモリの内容を
示す図、第６図は通信速度に依存する時間規定の例を示
す図、第７図は第６図に示す時間規定を得るための従来
のハードウェアを示す回路図、第８図（ａ）は通常速度
に依存する時間規定の他の例を示す図、第８図（ｂ）は
第８図（ａ）の時間規定を得るための従来のハードウェ
アを示す回路図である。 １・・・タイマ監視回路、 １１・・・プログラマブルタイマ、 １２ａ、１２ｂ−・・微分用フリップフロップ、１３・
・・タイムアツプ割込みラッチ用フリップフロップ、 １４−・・アンドゲート、　２１−・・通信制御装置、
２２−・・共通タイマ、 ２３−・・送受信クロック生成部、 ２４・・・制御部、　２５−・・ローカルメモリ（ＬＭ
）、２６・・・プロセッサユニット（ＰＵ）。

Claims (1)

1. 【特許請求の範囲】 通信速度及び通信プロトコルの異なる回線を複数収容し
   、回線毎に当該回線の通信速度に等しい送受信クロック
   を生成する送受信クロック生成部を有し、更に回線毎の
   通信プロトコルに対応した複数の回線インタフェース信
   号の時間監視を行う通信制御装置において、 各回線毎に、前記送受信クロックを基本カウンタクロッ
   クとして用い、かつ任意のタイマ値をセットすることが
   できるタイマを設け、 時間監視を必要とする回線インタフェース信号に対応し
   て、順次必要なタイマ値をセットすることにより、各回
   線の複数の回線インタフェース信号を時間監視すること
   を特徴とするタイマ制御方式。