JPS62159459A

JPS62159459A - 半導体撮像装置

Info

Publication number: JPS62159459A
Application number: JP61001520A
Authority: JP
Inventors: Junichi Nishizawa; 潤一西澤; Naoshige Tamamushi; 玉蟲　尚茂; Kenichi Nonaka; 賢一野中
Original assignee: Semiconductor Research Foundation
Current assignee: Semiconductor Research Foundation
Priority date: 1986-01-08
Filing date: 1986-01-08
Publication date: 1987-07-15
Anticipated expiration: 2009-08-03
Also published as: JPH0658949B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の目的〕〔産業上の利用分野〕本発明は、静電誘導トランジスタ（　３　ｔａｔｉｃＩ
ｎｄｕｃｔｉｏｎ　　Ｔ　ｒａｎｓｉｓｔｏｒ　、以下
ＳＩＴと略称する．、）形イメージセンサ（ＳＩＴイメ
ージセンサ）と電荷転送素子（Ｃｈａｒｇｅ　　Ｃｏｕ
ｐｌｅｄ［）ｅｖｉｃｅ　、以下ＣＣＤと略称する。、
）を集積化した半導体搬像装置に関する。微弱光感度特
性に優れ、低雑音、高速、広ダイナミツクレンジ等の特
徴を供え、さらに周辺回路が簡単に構成できる半導体撮
像装置を提供するものであり、微細化された画素寸法を
右する大容量の固体撮像素子として広く利用されるもの
である。

（従来の技術〕従来、固体撮像素子としでは、フォトダイオードとＭＯ
Ｓスイッチトランジスタで構成される画素がマトリック
ス状に配列されＸ−Ｙアドレス方式で信号を読み出すＭ
Ｏ８形イメージセンサと、画素及び信号転送部が電荷転
送素子により構成されるＣＣ［）形イメージセンサ、さ
らにＭＯ８形イメージセンサとＣＣＤ形イメージセンサ
とを組み合わせたＣＰＤ　（Ｃｈａｒｇｅ　　Ｐｒｉｍ
ｉｎｇ　　１）ｅｖｉｃｅ　）形イメージセンサ等があ
るさらに、ＳＩＴによる固体撮像素子が１９７８年に本
発明者より既に提案され、特開昭５５−１５２２９号「
半導体撮像装置」、さらに特開昭５９−４５７８１号「
半導体撮像装置」その他に開示されている。

また、光検出部にＳＩＴ光センサを使い信号転送回路に
ＣＯＤを用いる方式の一例が特開昭５９−１０８４６３
号「固体撮像装置」に開示されている。

〔発明が解決しようとする問題点〕

これまでに提案されているＳ■Ｔイメージセンサの読み
出し方法は、大部分がＸ−Ｙアドレス方式であるため、
ＮＸＭのマトリックスに構成されているＳＩ丁イメージ
センサを動作させるためには、Ｎ段及びＭ段出力のシフ
トレジスタが必要となる。特に、高速読み出しが必要な
場合や大規模なセンサマトリックス用には、高速なパル
スを出力する大規模なパルス発生回路が必要となり、回
路設計が難しくなり、より高度なプロセス技術が必要と
なる。

一方、ＣＣＤ形イメージセンサは、駆動回路は比較的簡
単に構成できるが、光感度が小さいという欠点がある。

ＭＯ８形イメージセンサやＣＰＤ形イメージセンサも光
感度は１以下である。

前記特開昭５９−１０８４６３号に示されている光検出
部にＳＩＴ光センサを使い信号転送回路にＣＯＤを用い
る方式では、すべての信号読み出しラインに負荷抵抗と
ビデオ電源をそれぞれ接続し、ゲートアドレスにおいて
読み出される各信号読み出しライン上の並列信号出力を
ＣＯＤに入力し、読み出し部分を１ラインのＣＣＯとす
るものである。この信＠読み出し方式は、各信号読み出
しライン上には同一の値の負荷抵抗とビデオ電源電圧を
接続する必要があり、構成、動作が複錐である。また、
転送回路用のＣＯＤは１ラインのＣＯＤであるから、１
ゲートライン上の７オトセルの読み出しが終るまで次の
ゲートラインをアドレスすることができない。即ち、高
速読み出しの点で、読み出し速度に限界がある。

（問題点を解決するための手段）前述の問題点を解決するために、本発明では、光検出部
が光感度特性に優れるＳＩＴフォトセルにより構成され
、信号転送部が、二相あるいは三相パルスで駆動できる
フレームトランスファ形またはインターライン形ＣＯＤ
で構成され、さらに信号出力回路がＣＯＤあるいはＳＩ
Ｔ増幅器で構成される半導体撮像装置を提案する。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は、光検出部がソースが接地されているゲート蓄
積形ＳＩＴ光センサで構成され、信号転送部がフレーム
トランスファ形ＣＯＤで構成され、出力回路がＳＩＴ増
幅器で構成される本発明の一実施例の回路図を示す。

各ＳＩＴフォトセルは、静電誘導フォトトランジスタと
Ｄ”Ｒ誘導フォトトランジスタのゲートに接続されてい
るゲートキャパシタで構成されている。ＮＸＭのマトリ
ックスが構成されているＳＩＴ光センサにおいて、同一
行に並んでいるＳＩＴフォトセルのドレインは、各行共
通の読み出しラインＲＬＩ・・・１、ＲＬ２・・・２、
ＲＬ３・・・３、・・・・・・・、ＲＬＭ・・・４に接
続されていて、同一列に並んでいるＳＩＴフォトセルの
ゲートキャパシタは、共通のゲートアドレスラインＧＬ
１・・・５、ＧＬ２・・・６、ＧＬ３・・・７、・・・
・・・・、ＧＬＮ・・・８に接続されている。各読み出
しラインには、プリチャージＭＯＳトランジスタ９を介
してプリチャージ電源Ｖ、・・・１０に接続されている
。さらに、各読み出しラインは、トランス７７Ｍ０８）
−ランジスタ１１を介して信号蓄積キャパシタを構成す
るダイオード１２に接続されていて、さらに、入力ゲー
ト１３を通して信号転送垂直ＣＣＤ１４につながってい
る。垂直ＣＣＤ１４の最終段には、水平ＣＣＤ１５が接
続されている。水平ＣＣＤ１５の最終段は、ＳＩＴ増幅
器１６に接続されている。ＳＩＴ増幅器のゲートには、
リフレッシュＭＯ８トランジスタ１７と信号蓄積ダイオ
ード１８が接続されている。垂直ＣＣＤ１４、及び水平
ＣＣＤ　１５は、それぞれ二相クロックで駆動されてい
る次に、第１図の実施例の動作を説明する。光蓄積時間
内では、各ＳＩＴフォトセルの表面から入射する光によ
り、ＳＩＴフォトセルのソース・トレイン間の空乏化さ
れた高抵抗領域内で電子−正孔対が発生し、そのうちの
電子はドレインに流れ去るが、正孔はゲートキャパシタ
でＭ流内には浮遊状態になされているゲート領域に蓄積
する。信号読み出し時には、まずトランスファパルスφ
１・・・１９によりトランスファＭＯＳトランジスタ１
１がオンし、次にプリチャージＭＯＳトランジスタ９が
プリチャージパルスφ、・・・２０によりオンして、読
み出しライン及び信号蓄積ダイオード１２がプリチャー
ジ電源■６・・・１０により一定電位にバイアスされる
。プリチャージパルスφ工・・・２０が切れた後、第１
のゲートアドレスφＣＴ１　　・・・２１が印加され、
第一列に並んだ各ＳＩＴフォトセルの光情報が信号蓄積
ダイオード１２にためられる。この時に、ＳＩＴフォト
セルのソース・ドレイン間に流れる電流は、ＳＩＴフォ
トセルのゲート領域に蓄積された光情報が増幅された電
流である。ＳＩＴの光利得つまり、出力電流の電子数と
入射フォトン数の比は非常に大きく、直流的に１０　を
越えるデータも得られている。このために、ＳＩＴフォ
トセルの微弱光悪疫は非常に高く、大きな出力電流が得
られる。第１のゲートアドレスパルスφ、１　・・・２
１を切った後、トランスファパルスφア・・・１９も切
られる。次に、入力ゲートパルスφ１・・・２５及び垂
直ＣＣＤ駆動用二相クロックφ　　・・・２６、φ２Ａ
　・・・２Ａ７により、垂直ＣＯＤに光情報が移される。引き続き、
再びトランスファパルスφア・・・１９、プリチャ−ジ
パルスφ２・・・２０が印加され、読み出しライン及び
信号蓄積ダイオード１２がバイアスされ、プリチャージ
パルスφ、・・・２０が切れた後に、第２のゲートアド
レスパルスφ。２・・・２２が印加され、第２列の各Ｓ
ＩＴフォトセルの光情報が信号蓄積ダイオードにためら
れる。第２のゲートアドレスパルスφ、２・・・２２を
切った後、トランスファパルスφ７・・・１９も切られ
、光情報は垂直ＣＯＤに送られる。この様にして、全Ｓ
ＩＴフォトセルの光情報が垂直ＣＯＤに送られる。垂直
ＣＯＤに送られた光情報は、順次水平ＣＯＤに送られ、
水平ＣＣＤから水平ＣＣＤ駆動用二相クロックφ１８　
・・・２８、φ２８　・・・２９により、出力回路のＳ
ＩＴ増幅器１６に送られる。ＳＩＴ増幅器１６のゲート
は、光情報が送られる前に、リフレッシュＭＯＳトラン
ジスタ１７にリフレッシュパルスφ８・・・３０が印加
されることでリフレッシュ電源ＶＲ・・・３１により一
定値にバイアスされる。この時に信号蓄積ダイオード１
８もバイアスされる。

この状態で、ＳＩＴ増幅器のゲートに光情報が送られ、
その増幅された電流が出力に得られる。信号転送部をＣ
ＯＤで構成することにより、駆動パルスを出力するため
の周辺回路の構成が簡単になる。Ｘ−Ｙアドレス方式の
ＳＩＴＩメージセンサでは、センサマトリックスがＮＸ
Ｍ個のフォトセルで構成されている場合には、Ｎ段出力
のゲートアドレス用シフトレジスタとＭ段出力の読み出
しライン選択用シフトレジスタが必要となる。センサマ
トリックスが大規模化した場合や高速読み出し動作の場
合にはシフトレジスタも大規模化すると共に、高速化が
要求される。特に読み出しライン選択用シフトレジスタ
は、高速動作が必要である。一方、第１図に示す回路方
式では、信号転送部のＣＯＤは、すべて二相クロックで
駆動されるから、周辺回路の構成は簡単になる。特に、
最も高速動作する水平ＣＣＤ用二相クロックφ　　・・
・２８、φＢ２Ｂ・・・２つの構成が簡単になる。ＳＩＴＩォトセル
は、光感度が非常に高（微弱光感度特性に優れていて、
ダイナミックレンジも広くとれる。このＳＩＴＩォトセ
ンサの特性を十分に生かすためには、信号蓄積用キャパ
シタを構成するダイオード１２の電荷容量を、ＳＩＴＩ
ォトセルの飽和出力電流を十分量は入れられる大きさに
設計する必要がある。ＳＩ下下幅幅器、ひずみが小さく
、大出力が１ｑられるため、出力回路に適している。出
力回路は、ＣＣＤ形イメージセンサで従来用いられてい
るＦＤＡ法（Ｆ　ｌｏａｔｉｎｇ　　　［）　１ｆｆｕ
ｓｉｏｎ　　Ａ　ｍｐｌｉｆｉｅｒ法）、ＦＧＡ法（Ｆ
ｌｏａｔｉｎｇ　　　Ｑａｔｅ　　　Ａｍｐｌｉｆｉｅ
ｒ法）、ＤＦＧＡ法（Ｑ　１ｓｔｒｉｂｕｔｅｄ　　Ｆ
　！ｏａｔｉｎｇ　　Ｇａｔｅ△１ｐｌｉｆｉｅｒ法）
でもよい。

第２図は、光検出部が、ソースフォロアモードＳＩＴ光
センサで構成され、信号転送部がフレームトランスファ
形ＣＯＤで構成され、さらに出力回路がＳＩＴＩ幅器か
ら構成される本発明の他の実施例の回路図を示す。

各ＳＩＴＩォトセルは、ゲートにキャパシタを有する静
電誘導フォトトランジスタで構成されている。ＮＸＭの
マトリックス構成されているＳＩＴＩセンサにおいて、
ＳｔＴフォトセルのドレインは、全セル共通のｎ形埋め
込み領域または、０形基板により形成されドレインバイ
アス電ｉｖＤ・・・１０１に接続されていて、同一行に
並んでいるｉＴフォトセルのソースは、各行共通の読み
出しラインＲＬ１・・・１０２、ＲＬ２・・・１０３、
ＲＬ３・・・１０４、・・・・・・・、ＲＬＭ・・・１
０５に接続されていて、同一列に並んでいるＳＩＴＩォ
トセルのゲートキ１７バシタは、各列共通のゲートアド
レスラインＧＬ１・・・１０６、ＧＬ２・・・１０７、
ＧＬ３・・・１０８、・・・・・・・、ＧＬＮ・・・１
０９に接続されている。各読み出しラインには、プリセ
ットＭＯＳトランジスタ１１０を介して接地されている
。その他の回路構成は第１図に示す実施例と同様である
。第２図中で、１１１はトランスフッＭＯＳトランジス
タ、１１２は信号蓄積用キャパシタを構成するダイオー
ド、１１３は入力ゲート、１１４は信号転送用垂直ＣＯ
Ｄ、１１５は信号転送用水平ＣＣＤ、１１６はＳＩＴＩ
幅器、１１７はリフレッシュＭＯ８トランジスタ、１１
８は信号蓄積ダイオード、φ工・・・１１９はトランス
ファパルス、φ８・・・１２０はプリセットパルス、φ
、１・・・１２１、φｅ２　・・・１２２、φ。３　・
・・１２３、・・・・・・・、φＧＮ　　・・・１２４
はゲートアドレスパルス、φ□・・・１２５は入力ゲー
トパルス、φ１Ａ　　・・・１２６、φ２Ａ−１２７は
信号転送垂直ＣＣＤ駆肋用二相パルス、φ１．・・・１
２８、φ２．・・・１２９は信号転送水平ＣＯＤ駆動用
二相パルス、φ、・・・１３０はＳＩＴＩ幅器のリフレ
ッシュパルス、■８・・・１３１はリフレッシュ電源を
示している。各ＳＩＴＩォトセルを構成する静電誘導フ
ォトトランジスタは、ｎ形埋め込み領域またはｎ形基板
により形成される全ＳＩＴフォトセル共通のｎ＋領領域
その上にエピタキシャル成長層で形成される高抵抗領域
と、高抵抗領域表面にストライプ状に形成されるｎ＋領
領域表面ｎ　領域をはさんでストライブ状に形成される
ｐ＋ゲート領域からなる表面ゲート構造を有する。表面
ｎ＋領領域ソースとして、埋め込み領域または基板のｎ
＋領領域ドレインとする正立モードで静電誘導フォトト
ランジスタを動作させるので、ソースフォロアモードＳ
ＩＴ光センサは、第１図の実施例に示すＳＩＴ光センサ
よりも大出力が得られる。駆動パルスのタイミングは第
１図の実施例と同じである。信号蓄積用キャパシタを構
成するダイオード１１２は、ＳＩＴフォトレルからの光
情報を受は取る前に零電位にプリセットされる。８１下
フオトセルに光があたっていない状態では、信号蓄積用
ダイオード１１２は、零電位のままであり、ＳＩＴフォ
トセルに光が入射している場合には、光強度に対応して
ＳＩＴフォトセルに流れる電流分だけ信号蓄積用ダイオ
ード１１２が放電し正電位に逆バイアスされる。ＣＯＤ
で転送される電荷量は、光強度が零の時飽和電荷量であ
り、光強度が強くなるにつれ減少する動作となり、第１
図の実施例とは逆の動作となる。

第３図は、光検出部が各セルのソースが接地されている
ゲート蓄積形ＳＩＴ光センサで構成され、信号転送部が
インターライン形ＣＯＤで構成され、出力回路がＳＩＴ
増幅器で構成される本発明の実施例の回路図を示す。

各ＳＩＴフォトセルは、ゲートにキャパシタを有する静
電誘導フォトトランジスタで構成されている。各セルの
ソースは接地されていて、ゲートキャパシタは全セル共
通のゲートアドレス端子ＧＴ・・・２０１に接続されて
いる。各ＳＩＴフォトセルのドレイン端子には、それぞ
れプリチャージＭＯＳトランジスタ２０２と信号蓄積ダ
イオード２０３が接続され、さらに入力ゲート２０４に
つながっている。プリチャージＭＯＳトランジスタ２０
２のドレインは、共通のプリチャージ電源Ｖ、・・・２
０５に接続されている。光情報は、入力ゲートを通して
垂直Ｃ０Ｄ２０６に転送され、ざらに水平Ｃ０Ｄ２’０
７に送られる。水平Ｃ０Ｄ２０７の最終段は、ＳｒＴ増
＠Ｓ器２０８に接続されている。２０９はリフレッシュ
ＭＯＳトランジスタ、２１０は信号蓄積ダイオードであ
る。信号読み出し時には、全部のプリチャージＭＯＳト
ランジスタ２０２が共通のプリチャージパルスφ２・・
・２１１により駆動され、全信号蓄積ダイオード２０３
がプリチャージ電源ｖＰ・・・２０５により一定値にバ
イアスされる。φ２が切れた後、ゲートアドレスパルス
φ。・・・２１２により、全ＳＩＴフォトセルの光情報
が、信号蓄積ダイオード２０３にためられる。次に、入
力ゲートバルスφ工・・・２１３、垂直ＣＣＤ駆動用二
相クロックφ１Ａ・・・２１４、φ２Ａ・・・２１５に
より光情報が垂直Ｃ０Ｄ２０６に写され、さらに水平Ｃ
０Ｄ２０７に転送される。水平Ｃ０Ｄ２０７に転送され
た光情報は、出力用ＳＩＴ増幅器２０８に送られる。水
平Ｃ０Ｄ２０７は、水平ＣＯＤ駆動用二相クロックφ、
８・・・２１６、φ２Ｂ・・・２１７により駆動される
。第３図に示す実施例は、インターライン方式であり、
全ＳＩＴフォトセルが同一のゲートアドレスパルスφ。

・・・２１２により同時にアドレスされる。このため、
大規模化する場合にも、ＣＯＤ駆動用の２組の二相パル
スとその他の４つのパルスで動作させることができる。

ソースフォロアモードとインターライン形ＣＯＤによる
構成もある。

第４図（ａ　）は、本発明の実施例において、ＳＩＴフ
ォトセルと信号転送用ＣＯＤの接続部分の模式的な回路
図であり、第４図（ｂ）は、第４図（ａ　）の回路に対
応する断面構造の一例である。第４図（ａ　）において
、３０１は１丁フォトセルを構成する静電誘導フォトト
ランジスタ、３０２はゲートキャパシタ、３０３は信号
蓄積ダイオード、３０４はＣＯＤセル、３０５は入力ゲ
ート、φ、・・・３０６はゲートアドレスパルス、ｖＰ
・・・３０７はプリチャージ電源、φ、・・・３０８は
プリチャージパルス、φ１・・・３０９は入力ゲートパ
ルスを示している。第４図（ｂ）において、ＳＩＴフォ
トセル、信号蓄積ダイオード及びＣＯＤは、共通のｎ＋
基板３１０上に作られている。ＳＩＴフォトセルは、ｎ
＋基板３１０で構成されるｎ＋ソース領域とｎ＋ドレイ
ン領域３１１、ｐ＋ゲート領域３１２とｎ″″高抵抗層
３１３とポリシリコン電極３１４とで構成される静電誘
導フォトトランジスタと、シリコン窒化膜等の絶縁膜３
１５とＳｎ０、等の透明導電性材料！１３１６から構成
されるゲートキャパシタとで構成されている。１つのＳ
ＩＴフォトセルは、まわりの領域から二酸化ケイ素Ｓｔ
　Ｏ２等からなる分離領域３１７で電気的に絶縁されて
いる。信号蓄積用キャパシタを構成するダイオードは、
ｐウェル３１８とｐウェル３１８中に設けられているｎ
＋拡散領域３１９とで構成されている。ｎ＋拡散領域３
１９に隣接して５ｉＯｚｌＩ３２０と電極領域３２１及
びｐウェル３１８から成る入力ゲートが設けられている
。さらに入力ゲートの隣りにはＣＯＤが構成されている
。３２２はＣＣＤの電極領域である。ｐ＋領域３２３は
ｐウェルにオーミックコンタクトを取るための拡散領域
、３２４はゲートアドレスラインを構成するアルミ電極
、３２５．３２６はアルミ電極、３２７はＳ＋　Ｏ２で
ある。ＳＩＴフォトセルのトレインと信号蓄積ダイオー
ドは電気的に接続されている。また、ｎ　＋　Ｂ板３１
０及びｐウェル３１８は接地されている。３２８はプリ
チャージ量０Ｓトランジスタであり、既知の方法で同一
基板上に設けることができる。

第５図（ａ　）は、本発明の実施例における信号転送用
ＣＯＤと出力回路の接続部分の回路図であり、第５図（
ｂ　）は、第５図（ａ　＞の回路に対応する断面構造の
一例である。第５図（ａ）において、４０１は最終段の
信号転送用ＣＯＤ、４０２は信号蓄積ダイオード、４０
３はＳＩＴ増幅器、４０４はリフレッシュＭＯＳトラン
ジスタ、４０５は出力ゲート、φ８・・・４０６はリフ
レッシュパルス、φ０・・・４０７は出力ゲートパルス
、■８・・・４０８はリフレッシュ電源を示している。

第５図（ｂ）において、ＣＯＤ、出力ゲート、リフレッ
シュＭｏＳトランジスタ、ＳＩＴ増幅器は共通のｎ＋基
板４０９上に作られている。４１０は信号転送用ＣＯＤ
の最終段の電極、４１１は出力ゲートの電極であり、４
１２のＳｉＯ２とｐウェル４１３とでＭＩＳ構造のＣＯ
Ｄを形成している。リフレッシュＭＯＳトランジスタは
、ｎ＋ドレイン領域４１４とｎ＋ソース領域４１５とゲ
ート酸化膜４１６とゲート電極４１７とドレイン電極４
１８とソース電極４１９とで構成される。ＳＩＴ増幅器
は、ｐ“ソース￥Ａ域４２０とｐ＋ドレイン領域４２１
とｎ＋ゲート領域４２２とｐ−高抵抗領域４２３とソー
ス電極４２４とゲート電極４２５とドレイン電極４２６
とから構成されている。４２７は分離領域、４２８はＳ
＋　Ｏ２である。

第４図（ｂ）と第５図（ｂ）の構造は、従来のプロセス
技術で容易に製造できる。

第１図乃至第３図に示した本発明の実施例において、出
力回路は、ＣＣＤ形イメージセンサで従来用いられてい
るＦＤＡ法、ＦＧＡ法、ＤＦＧＡ法でもよい。また、従
来のＣＯＤ形イメージセンサの出力回路にＳＩＴ増幅器
を用いることも有効である。本発明はマトリックスに構
成されているエリアセンサのみでなくラインセンサにも
適用できる。

〔発明の効果〕

本発明により光感度が従来の固体撮像素子と比較して非
常に高く、特に微弱光検出能力が高く、比較的容易に駆
動パルス回路を構成できる固体撮像装置が実現できる。

センサマトリックスが大規模でしかも高速読み出しが必
要な用途において本発明は特に有効である。特に光検出
能力の浸れたＳＩＴをフォトセルとし、周辺ドライバの
構成が簡単化されるＣＯＤを情報転送部とする構成はそ
れぞれの利点のみを取り出しており、大容量のイメージ
センサを容易に実現する。

【図面の簡単な説明】

第１図は光検出部がソースが接地されているゲート蓄積
形ＳＩＴ光センナで構成され、信号転送部がフレームト
ランスフ１形ＣＣＤでｂ１成され、ざらに出力回路がＳ
ＩＴ増幅器で構成される本発明の一実施例の回路図、第
２図は光検出部がソースフォロアモードＳＩＴ光センサ
で構成され、信号転送部がフレームトランスファ形ＣＯ
Ｄで構成され、さらに出力回路がＳＩＴ増幅器で構成さ
れる本発明の他の実施例の回路図、第３図は光検出部が
・各セルのソースが設置されているゲート蓄積形ＳＩＴ
光センサで構成され、信号転送部がインターライン形Ｃ
ＯＤで構成され、出力回路がＳＩＴ増幅器で構成される
本発明の実施例の回路図、第４図＜ａ　＞は本発明の実
施例におけるＳＩＴフォトセルと信号転送用ＣＯＤの接
続部分の模式的な回路図の例、第４図（ｂ）は第４図（
ａ　）の回路に対応する断面Ｍ４造の一例、第５図（ａ
　）は本発明の実施例における信号転送用ＣＯＤと出力
回路の接続部分の回路図の例、第５図（ｂ）は第５因（
ａ）の回路に対応する断面構造の一例である。１．２．３．４．１０２．１０３．１０４．１０５・・
・読み出しライン、５．６．７．８．１０６．１０７．
１０８．１０９．２０１・・・ゲートアドレスライン、
９．２０２．３２８・・・プリチャージＭＯ８ｔ−ラン
ジスタ、１０．２０５．３０７・・・プリチャージ電源
、１１，１１１・・・トランスファＭＯＳトランジスタ
、１２．１８．１１２、１１８、２０３、２１０．３０
３．４０２・・・信号蓄積ダイオード、１３．１１３．
２０４．３０５・・・入力ゲート、１４．１１４．２０
６・・・信号転送用垂直ＣＣ０１１５，１１５，２０７
・・・信号転送用水平ＣＣＤ、１６．１１６．２０８．
４０３・・・ＳＩＴ増幅器、１７．１１７．２０９．４
０４・・・リフレッシＩＭＯ８ｔ−ランジスタ、１９，
１１９・・・トランスファパルス、２０．２１１．３０
Ｂ・・・プリチャージパルス、２１．２２．２３．２４
．１２１．１２２．１２３．１２４．２１２．３０６・
・・ゲートアドレスパルス、２５．１２５．２１３．３
０９・・・入カゲ、−トバルス、２６．２７．２８．２
９．１２６．１２７．１２８．１２９．２１４．２１５
．２１６．２１７・・・ＣＯＤ駆動用二相クロックパル
ス、３０．１３０，２１８．４０６・・・リフレッシュ
パルス、１０１・・・ドレイン′Ｆ１１Ｇ！、　１１０
・・・プリセットＭＯ８ｔ−ランジスタ、１２０・・・
プリセットパルス、３１．１３１．２１９．４０８・・
・リフレッシュ？！！源、３０１・・・静電銹導フォト
トランジスタ、３０２・・・ゲートキャパシタ、３０４
．４０１・・・ＣＣＤセル、３１０．４０９・・・ｎ＋
基板、３１１・・・ｎ＋ドレインｗ４域、３１２・・・
ｐ＋ゲート領域、３１３・・・ｎ−高抵抗層、３１４・
・・ポリシリコン電極、３１５・・・絶縁膜、３１６・
・・透明電極、３１７．４２７・・・分離領域、３１８
．４１３・ｌ）つＩル、３１９・ｎ１拡散領域、３２０
．３２７．４１２．４１６．４２８・・・Ｓｔ　Ｏ，膜
、３２１．３２２．４１０．４１１−ＣＣＤ１７）電極
ｆｆｉ域、３２３−ｐ　”拡ｒ！ｌｔｎｍ、３２４．３
２５．３２６．４１７．４１８．４１９．４２３．４２
４．４２５・・・アルミ電極、４０５・・・出力ゲート
、４０７・・・出力ゲートパルス、４１４・・・ＭＯ３
ｔ−ランジスタのｎ↑ドレイン領域、４１５・・・ＭＯ
Ｓトランジスタのｎ＋ソース領域、４２０・・・ｐ＋ソ
ースｆｔｉ域、４２１・・・ｐ１ドレイン領域、４２２
・・・ｎ“ゲート領域、４２３・・・ｐ−高抵抗ｆｆｉ
域（ａ） ■ １Ｇ（い第　４−＠八７（ａ）（し）第　５　＠

Claims

【特許請求の範囲】

（１）静電誘導フォトトランジスタと前記静電誘導フォ
トトランジスタの制御電極に接続されているキャパシタ
を有するフォトセルがライン状あるいはマトリックス状
に並べられている光検出部と、前記静電誘導フォトトラ
ンジスタの主電極間に流れる前記フォトセルに入射する
光入力を増幅した出力信号を蓄積するためのキャパシタ
と、前記キャパシタに蓄積された信号を転送するための
電荷転送素子と、前記電荷転送素子から転送される信号
を増幅して検出するための出力回路とを有し、前記光検
出部と前記出力信号を蓄積するためのキャパシタと前記
電荷転送素子と前記出力回路が同一半導体基体上に構成
されていることを特徴とする半導体撮像装置。
（２）前記出力回路が静電誘導トランジスタで構成され
ていることを特徴とする前記特許請求の範囲第１項記載
の半導体撮像装置。
（３）前記出力回路が電荷転送素子で構成されているこ
とを特徴とする前記特許請求の範囲第１項記載の半導体
撮像装置。
（４）ライン状あるいはマトリックス状に並べられてい
る第１の電荷転送素子から構成される光検出部と、前記
光検出部の出力信号を転送するための第２の電荷転送素
子と、前記第２の電荷転送素子から転送される信号を増
幅して検出するための静電誘導トランジスタで構成され
る出力回路とを有し、前記光検出部と前記第２の電荷転
送素子と前記出力回路が同一半導体基体上に構成されて
いることを特徴とする半導体撮像装置。