JPH0658949B2

JPH0658949B2 - 半導体撮像装置

Info

Publication number: JPH0658949B2
Application number: JP61001520A
Authority: JP
Inventors: 潤一西澤; 尚茂玉蟲; 賢一野中
Original assignee: 財団法人半導体研究振興会
Priority date: 1986-01-08
Filing date: 1986-01-08
Publication date: 1994-08-03
Anticipated expiration: 2009-08-03
Also published as: JPS62159459A

Description

【発明の詳細な説明】〔発明の目的〕〔産業上の利用分野〕本発明は、静電誘導トランジスタ（Static Induction T
ransistor、以下ＳＩＴと略称する。）形イメージセン
サ（ＳＩＴイメージセンサ）と電荷転送素子（Charge C
oupIed Device、以下ＣＣＤと略称する。）を集積化し
た半導体撮像装置に関する。微弱光感度特性に優れ、低
雑音、高速、広ダイナミックレンジ等の特徴を供え、さ
らに周辺回路が簡単に構成できる半導体撮像装置を提供
するものであり、微細化された画素寸法を有する大容量
の固体撮像素子として広く利用されるものである。

〔従来の技術〕

従来、固体撮像素子としては、フォトダイオードとＭＯ
Ｓスイッチトランジスタで構成される画素がマトリック
ス状に配列されＸ−Ｙアドレス方式で信号を読み出すＭ
ＯＳ形イメージセンサと、画素及び信号転送部が電荷転
送素子により構成されるＣＣＤ形イメージセンサ、さら
にＭＯＳ形イメージセンサとＣＣＤ形イメージセンサと
を組み合わせたＣＰＤ（Charge Priming Device）形イ
メージセンサ等がある。

さらに、ＳＩＴによる固体撮像素子が１９７８年に本発
明者より既に提案され、特開昭５５−１５２２９号「半
導体撮像装置」、さらに特開昭５９−４５７８１号「半
導体撮像装置」その他に開示されている。

また、光検出部にＳＩＴ光センサを使い信号転送回路に
ＣＣＤを用いる方式の一例が特開昭５９−１０８４６３
号「固体撮像装置」に開示されている。

〔発明が解決しようとする問題点〕

これまでに提案されているＳＩＴイメージセンサの読み
出し方法は、大部分がＸ−Ｙアドレス方式であるため、
Ｎ×Ｍのマトリックスに構成されているＳＩＴイメージ
センサを動作させるためには、Ｎ段及びＭ段出力のシフ
トレジスタが必要となる。特に、高速読み出しが必要な
場合や大規模なセンサマトリックス用には、高速なパル
スを出力する大規模なパルス発生回路が必要となり、回
路設計が難しくなり、より高度なプロセス技術が必要と
なる。

一方、ＣＣＤ形イメージセンサは、駆動回路は比較的簡
単に構成できるが、光感度が小さいという欠点がある。
ＭＯＳ形イメージセンサやＣＰＤ形イメージセンサも光
感度は１以下である。

前記特開昭５９−１０８４６３号に示されている光検出
部にＳＩＴ光センサを使い信号転送回路にＣＣＤを用い
る方式では、すべての信号読み出しラインに負荷抵抗と
ビデオ電源をそれぞれ接続し、ゲートアドレスにおいて
読み出される各信号読み出しライン上の並列信号出力を
ＣＣＤに入力し、読み出し部分を１ラインのＣＣＤとす
るものである。この信号読み出し方式は、各信号読み出
しライン上には同一の値の負荷抵抗とビデオ電源電圧を
接続する必要があり、構成、動作が複雑である。また、
転送回路用のＣＣＤは１ラインのＣＣＤであるから、１
ゲートライン上のフォトセルの読み出しが終るまで次の
ゲートラインをアドレスすることができない。即ち、高
速読み出しの点で、読み出し速度に限界がある。

〔問題点を解決するための手段〕

前述の問題点を解決するために、本発明では、光検出部
が光感度特性に優れるＳＩＴフォトセルにより構成さ
れ、信号転送部が、２相あるいは３相パルスで駆動で
き、全ＳＩＴフォトセルの光情報を蓄積並びに転送でき
るフレームトランスファ形またはインターライン形垂直
ＣＣＤと、１ラインの水平ＣＣＤで構成され、さらに信
号出力回路がＳＩＴ増幅器で構成される半導体撮像装置
を提案する。

〔実施例〕

以下、図面を参照して本発明の実施例を説明する。

第１図は、光検出部がソースが接地されているゲート蓄
積形ＳＩＴ光センサで構成され、信号転送部がフレーム
トランスファ形ＣＣＤで構成され、出力回路がＳＩＴ増
幅器で構成される本発明の一実施例の回路図を示す。

各ＳＩＴフォトセルは、静電誘導フォトトランジスタと
静電誘導フォトトランジスタのゲートに接読されている
ゲートキャパシタで構成されている。Ｎ×Ｍのマトリッ
クスが構成されているＳＩＴ光センサにおいて、同一行
に並んでいるＳＩＴフォトセルのドレインは、各行共通
の読み出しラインＲＬ１…１、ＲＬ２…２、ＲＬ３…
３、……、ＲＬＭ…４に接続されていて、同一列に並ん
でいるＳＩＴフォトセルのゲートキャパシタは、共通の
ゲートアドレスラインＧＬ１…５、ＧＬ２…６、ＧＬ３
…７、……、ＧＬＮ…８に接続されている。各読み出し
ラインには、プリチャージＭＯＳトランジスタ９を介し
てプリチャージ電源Ｖ_ｐ…１０に接続されている。さら
に、各読み出しラインは、トランスファＭＯＳトランジ
スタ１１を介して信号蓄積キャパシタを構成するダイオ
ード１２に接続されていて、さらに、入力ゲート１３を
通して信号転送垂直ＣＣＤ１４につながっている。垂直
ＣＣＤ１４の最終段には、水平ＣＣＤ１５が接続されて
いる。水平ＣＣＤ１５の最終段は、ＳＩＴ増幅器１６に
接続されている。ＳＩＴ増幅器のゲートには、リフレッ
シュＭＯＳトランジスタ１７と信号蓄積ダイオード１８
が接続されている。垂直ＣＣＤ１４、及び水平ＣＣＤ１
５は、それぞれ二相クロックで駆動されている。

次に、第１図の実施例の動作を説明する。光蓄積時間内
では、各ＳＩＴフォトセルの表面から入射する光によ
り、ＳＩＴフォトセルのソース・ドレイン間の空乏化さ
れた高抵抗領域内で電子−正孔対が発生し、そのうちの
電子はドレインに流れ去るが、正孔はゲートキャパシタ
で直流的には浮遊状態になされているゲート領域に蓄積
する。信号読み出し時には、まずトランスファパルスφ
_Ｔ…１９によりトランスファＭＯＳトランジスタ１１が
オンし、次にプリチャージＭＯＳトランジスタ９がプリ
チャージパルスφ_Ｐ…２０によりオンして、読み出しラ
イン及び信号蓄積ダイオード１２がプリチャージ電源Ｖ
_Ｐ…１０により一定電位にバイアスされる。プリチャー
ジパルスφ_Ｔ…２０が切れた後、第１のゲートアドレス
φ_Ｇ１…２１が印加され、第一列に並んだ各ＳＩＴフォ
トセルの光情報が信号蓄積ダイオード１２にためられ
る。この時に、ＳＩＴフォトセルのソース・ドレイン間
に流れる電流は、ＳＩＴフォトセルのゲート領域に蓄積
された光情報が増幅された電流である。ＳＩＴの光利得
つまり、出力電流の電子数と入射フォトン数の比は非常
に大きく、直流的に１０^８を越えるデータも得られてい
る。このために、ＳＩＴフォトセルの微弱光感度は非常
に高く、大きな出力電流が得られる。第１のゲートアド
レスバルスφ_Ｇ１…２１を切った後、トランスファパル
スφ_Ｔ…１９も切られる。次に、入力ゲーパルスφ_Ｉ…
２５及び垂直ＣＣＤ駆動用二相クロックφ_１Ａ…２６、
φ_２Ａ…２７により、垂直ＣＣＤに光情報が移される。
引き続き、再びトランスファパルスφ_Ｔ…１９、プリチ
ャージパルスφ_Ｐ…２０が印加され、読み出しライン及
び信号蓄積ダイオード１２がバイアスされ、プリチャー
ジパルスφ_Ｐ…２０が切れた後に、第２のゲートアドレ
スパルスφ_Ｇ２…２２が印加され、第２列の各ＳＩＴフ
ォトセルの光情報が信号蓄積ダイオードにためられる。
第２のゲートアドレスパルスφ_Ｇ２…２２を切った後、
トランスファパルスφ_Ｔ…１９も切られ、光情報は垂直
ＣＣＤに送られる。この様にして、全ＳＩＴフォトセル
の光情報が垂直ＣＣＤに送られる。垂直ＣＣＤに送られ
た光情報は、順次水平ＣＣＤに送られ、水平ＣＣＤから
水平ＣＣＤ駆動用二相クロックφ_１Ｂ…２８、φ_２Ｂ…
２９により、出力回路のＳＩＴ増幅器１６に送られる。
ＳＩＴ増幅器１６のゲートは、光情報が送られる前に、
リフレッシュＭＯＳトランジスタ１７にリフレッシュパ
ルスφ_Ｒ…３０が印加されることでリフレッシュ電源Ｖ
_Ｒ…３１により一定値にバイアスされる。この時に信号
蓄積ダイオード１８もバイアスされる。この状態で、Ｓ
ＩＴ増幅器のゲートに光情報が送られ、その増幅された
電流が出力に得られる。信号転送部をＣＣＤで構成する
ことにより、駆動パルスを出力するための周辺回路の構
成が簡単になる。Ｘ−Ｙアドレス方式のＳＩＴイメージ
センサでは、センサマトリックスがＮ×Ｍ個のフォトセ
ルで構成されている場合には、Ｎ段出力のゲートアドレ
ス用シフトレジスタとＭ段出力の読み出しライン選択用
シフトレジスタが必要となる。センサマトリックスが大
規模化した場合や高速読み出し動作の場合にはシフトレ
ジスタも大規模化すると共に、高速化が要求される。特
に読み出しライン選択用シフトレジスタは、高速動作が
必要である。一方、第１図に示す回路方式では、信号転
送部のＣＣＤは、すべて二相クロックで駆動されるか
ら、周辺回路の構成は簡単になる。特に、最も高速動作
する水平ＣＣＤ用二相クロックφ_１Ｂ…２８、φ_２Ｂ…
２９の構成が簡単になる。ＳＩＴフォトセルは、光感度
が非常に高く微弱光感度特性に優れていて、ダイナミッ
クレンジも広くとれる。このＳＩＴフォトセンサの特性
を十分に生かすためには、信号蓄積用キャパシタを構成
するダイオード１２の電荷容量を、ＳＩＴフォトセルの
飽和出力電流を十分受け入れられる大きさに設計する必
要がある。ＳＩＴ増幅器は、ひずみが小さく、大出力が
得られるため、出力回路に適している。出力回路は、Ｃ
ＣＤ形イメージセンサで従来用いられているＦＤＡ法
（Floating Diffusion Amplifier法）、ＦＧＡ法（Floa
ting Gate Amplifier法）、ＤＦＧＡ法（Distributed F
loating Gate Amplifier法）でもよい。

第２図は、光検出部が、ソースフォロアモードＳＩＴ光
センサで構成され、信号転送部がフレームトランスファ
形ＣＣＤで構成され、さらに出力回路がＳＩＴ増幅器か
ら構成される本発明の他の実施例の回路図を示す。

各ＳＩＴフォトセルは、ゲートにキャパシタを有する静
電誘導フォトトランジスタで構成されている。Ｎ×Ｍの
マトリックス構成されているＳＩＴ光センサにおいて、
ＳＩＴフォトセルのドレインは、全セル共通のｎ形埋め
込み領域または、ｎ形基板により形成されドレインバイ
アス電源Ｖ_Ｄ…１０１に接続されていて、同一行に並ん
でいるＳＩＴフォトセルのソースは、各行共通の読み出
しラインＲＬ１…１０２、ＲＬ２…１０３、ＲＬ３…１
０４、……、ＲＬＭ…１０５に接続されていて、同一列
に並んでいるＳＩＴフォトセルのゲートキャパシタは、
各列共通のゲートアドレスラインＧＬ１…１０６、ＧＬ
２…１０７、ＧＬ３…１０８、……、ＧＬＮ…１０９に
接続されている。各読み出しラインには、プリセットＭ
ＯＳトランジスタ１１０を介して接地されている。その
他の回路構成は第１図に示す実施例と同様である。第２
図中で、１１１はトランスファＭＯＳトランジスタ、１
１２は信号蓄積用キャパシタを構成するダイオード、１
１３は入力ゲート、１１４は信号転送用垂直ＣＣＤ、１
１５は信号転送用水平ＣＣＤ、１１６はＳＩＴ増幅器、
１１７はリフレッシュＭＯＳトランジスタ、１１８は信
号蓄積ダイオード、φ_Ｔ…１１９はトランスファパル
ス、φ_Ｒ…１２０はプリセットパルス、φ_Ｇ１…１２
１、φ_Ｇ２…１２２、φ_Ｇ３…１２３、……、φ_ＧＮ…
１２４はゲートアドレスパルス、φ_Ｉ…１２５は入力ゲ
ートパルス、φ_１Ａ…１２６、φ_２Ａ…１２７は信号転
送垂直ＣＣＤ駆動用二相パルス、φ_１Ｂ…１２８、φ
_２Ｂ…１２９は信号転送水平ＣＣＤ駆動用二相パルス、
φ_Ｒ…１３０はＳＩＴ増幅器のリフレッシュパルス、Ｖ
_Ｒ…１３１はリフレッシュ電源を示している。各ＳＩＴ
フォトセルを構成する静電誘導フォトトランジスタは、
ｎ形埋め込み領域またはｎ形基板により形成される全Ｓ
ＩＴフォトセル共通のｎ^＋領域とその上にエピタキシャ
ル成長層で形成される高抵抗領域と、高抵抗領域表面に
ストライプ状に形成されるｎ^＋領域と表面ｎ^＋領域をは
さんでストライプ状に形成されるｐ^＋ゲート領域からな
る表面ゲート構造を有する。表面ｎ^＋領域をソースとし
て、埋め込み領域または基板のｎ^＋領域をドレインとす
る正立モードで静電誘導フォトトランジスタを動作させ
るので、ソースフォロアモードＳＩＴ光センサは、第１
図の実施例に示すＳＩＴ光センサよりも大出力が得られ
る。駆動パルスのタイミングは第１図の実施例と同じで
ある。信号蓄積用キャパシタを構成するダイオード１１
２は、ＳＩＴフォトセルからの光情報を受け取る前に零
電位にプリセットされる。ＳＩＴフォトセルに光があた
っていない状態では、信号蓄積用ダイオード１１２は、
零電位のままであり、ＳＩＴフォトセルに光が入射して
いる場合には、光強度に対してＳＩＴフォトセルに流れ
る電流分だけ信号蓄積用ダイオード１１２が放電し正電
位に逆バイアスされる。ＣＣＤで転送される電荷量は、
光強度が零の時飽和電荷量であり、光強度が強くなるに
つれ減少する動作となり、第１図の実施例とは逆の動作
となる。

第３図は、光検出部が各セルのソースが接地されている
ゲート蓄積形ＳＩＴ光センササで構成され、信号転送部
がインターライン形ＣＣＤで構成され、出力回路がＳＩ
Ｔ増幅器で構成される本発明の実施例の回路図を示す。

各ＳＩＴフォトセルは、ゲートにキャパシタを有する静
電誘導フォトトランジスタで構成されている。各セルの
ソースは接地されていて、ゲートキャパシタは全セル共
通のゲートアドレス端子ＧＴ…２０１に接続されてい
る。各ＳＩＴフォトセルのドレイン端子には、それぞれ
プリチャージＭＯＳトランジスタ２０２と信号蓄積ダイ
オード２０３が接続され、さらに入力ゲート２０４につ
ながっている。プリチャージＭＯＳトランジスタ２０２
のドレインは、共通のプリチャージ電源Ｖ_Ｐ…２０５に
接続されている。光情報は、入力ゲートを通して垂直Ｃ
ＣＤ２０６に転送され、さらに水平ＣＣＤ２０７に送ら
れる。水平ＣＣＤ２０７の最終段は、ＳＩＴ増幅器２０
８に接続されている。２０９はリフレッシュＭＯＳトラ
ンジスタ、２１０は信号蓄積ダイオードである。信号読
み出し時には、全部のプリチャージＭＯＳトランジスタ
２０２が共通のプリチャージパルスφ_Ｐ…２１１により
駆動され、全信号蓄積ダイオード２０３がプリチャージ
電源Ｖ_Ｐ…２０５により一定値にバイアスされる。φ_Ｐ
が切れた後、ゲートアドレスパルスφ_Ｇ…２１２によ
り、全ＳＩＴフォトセルの光情報が、信号蓄積ダイオー
ド２０３にためられる。次に、入力ゲートパルスφ_Ｉ…
２１３、垂直ＣＣＤ駆動用二相クロックφ_１Ａ…２１
４、φ_２Ａ…２１５により光情報が垂直ＣＣＤ２０６に
写され、さらに水平ＣＣＤ２０７に転送される。水平Ｃ
ＣＤ２０７に転送された光情報は、出力用ＳＩＴ増幅器
２０８に送られる。水平ＣＣＤ２０７は、水平ＣＣＤ駆
動用二相クロックφ_１Ｂ…２１６、φ_２Ｂ…２１７によ
り駆動される。第３図に示す実施例は、インターライン
方式であり、全ＳＩＴフォトセルが同一のゲートアドレ
スパルスφ_Ｇ…２１２により同時にアドレスされる。こ
のため、大規模化する場合にも、ＣＣＤ駆動用の２組の
二相パルスとその他の４つのパルスで動作させることが
できる。ソースフォロアモードとインターライン形ＣＣ
Ｄによる構成もある。

第４図（ａ）は、本発明の実施例において、ＳＩＴフォ
トセルと信号転送用ＣＣＤの接続部分の模式的な回路図
であり、第４図（ｂ）は、第４図（ａ）の回路に対応す
る断面構造の一例である。第４図（ａ）において、３０
１はＳＩＴフォトセルを構成する静電誘導フォトトラン
ジスタ、３０２はゲートキャパシタ、３０３は信号蓄積
ダイオード、３０４はＣＣＤセル、３０５は入力ゲー
ト、φ_Ｇ…３０６はゲートアドレスパルス、Ｖ_Ｐ…３０
７はプリチャージ電源、φ_Ｐ…３０８はプリチャージパ
ルス、φ_Ｉ…３０９は入力ゲートパルスを示している。
第４図（ｂ）において、ＳＩＴフォトセル、信号蓄積ダ
イオード及びＣＣＤは、共通のｎ^＋基板３１０上に作ら
れている。ＳＩＴフォトセルは、ｎ^＋基板３１０で構成
されるｎ^＋ソース領域とｎ^＋ドレイン領域３１１、ｐ^＋
ゲート領域３１２とｎ⁻高抵抗層３１３とポリシリコン
電極３１４とで構成される静電誘導フォトトランジスタ
と、シリコン窒化膜等の絶縁膜３１５とＳｎＯ_２等の透
明導電性材料層３１６から構成されるゲートキャパシタ
とで構成されている。１つのＳＩＴフォトセルは、まわ
りの領域から二酸化ケイ素ＳｉＯ_２等からなる分離領域
３１７で電気的に絶縁されている。信号蓄積用キャパシ
タを構成するダイオードは、ｐウエル３１８とｐウエル
３１８中に設けられているｎ^＋拡散領域３１９とで構成
されている。ｎ^＋拡散流域３１９に隣接してＳｉＯ_２膜
３２０と電極領域３２１及びｐウエル３１８から成る入
力ゲートが設けられている。さらに入力ゲートの隣りに
はＣＣＤが構成されている。３２２はＣＣＤの電極領域
である。ｐ^＋領域３２３はｐウエルにオーミックコンタ
クトを取るための拡散領域、３２４はゲートアドレスラ
インを構成するアルミ電極、３２５、３２６はアルミ電
極、３２７はＳｉＯ_２である。ＳＩＴフォトセルのドレ
インと信号蓄積ダイオードは電気的に接続されている。
また、ｎ^＋基板３１０及びｐウエル３１８は接地されて
いる。３２８はプリチャージＭＯＳトランジスタであ
り、既知の方法で同一基板上に設けることができる。

第５図（ａ）は、本発明の実施例における信号転送用Ｃ
ＣＤと出力回路の接続部分の回路図であり、第５図
（ｂ）は、第５図（ａ）の回路に対応する断面構造の一
例である。第５図（ａ）において、４０１は最終段の信
号転送用ＣＣＤ、４０２は信号蓄積ダイオード、４０３
はＳＩＴ増幅器、４０４はリフレッシュＭＯＳトランジ
スタ、４０５は出力ゲート、φ_Ｒ…４０６はリフレッシ
ュパルス、φ_０…４０７は出力ゲートパルス、Ｖ_Ｒ…４
０８はリフレッシュ電源を示している。第５図（ｂ）に
おいて、ＣＣＤ、出力ゲート、リフレッシュＭＯＳトラ
ンジスタ、ＳＩＴ増幅器は共通のｎ^＋基板４０９上に作
られている。４１０は信号転送用ＣＣＤの最終段の電
極、４１１は出力ゲートの電極であり、４１２のＳｉＯ
_２とｐウエル４１３とでＭＩＳ構造のＣＣＤを形成して
いる。リフレッシュＭＯＳトランジスタは、ｎ^＋ドレイ
ン領域４１４とｎ^＋ソース領域４１５とゲート酸化膜４
１６とゲート電極４１７とドレイン電極４１８とソース
電極４１９とで構成される。ＳＩＴ増幅器は、ｐ^＋ソー
ス領域４２０とｐ^＋ドレイン領域４２１とｎ^＋ゲート領
域４４２２とｐ⁻高抵抗領域４２３とソース電極４２４
とゲート電極４２５とドレイン電極４２６とから構成さ
れている。４２７は分離領域、４２８はＳｉＯ_２であ
る。

第４図（ｂ）と第５図（ｂ）の構造は、従来のプロセス
技術で容易に製造できる。

第１図乃至第３図に示した本発明の実施例において、出
力回路は、ＣＣＤ形イメージセンサで従来用いられてい
るＦＤＡ法、ＦＧＡ法、ＤＦＧＡ法でもよい。また、従
来のＣＣＤ形イメージセンサの出力回路にＳＩＴ増幅器
を用いることも有効である。本発明はマトリックスに構
成されているエリアセンサのみでなくラインセンサにも
適用できる。

〔発明の効果〕

本発明により光感度が従来の固体撮像素子と比較して非
常に高く、特に微弱光検出能力が高く、比較的容易に駆
動パルス回路を構成できる固体撮像装置が実現できる。
センサマトリックスが大規模でしかも高速読み出しが必
要な用途において本発明は特に有効である。特に光検出
能力の優れたＳＩＴをフォトセルとし、周辺ドライバの
構成が簡単化されるＣＣＤを情報転送部とする構成はそ
れぞれの利点のみを取り出しており、大容量のイメージ
センサを容易に実現する。

【図面の簡単な説明】

第１図は光検出部がソースが接地されているゲート蓄積
形ＳＩＴ光センサで構成され、信号転送部がフレームト
ランスファ形ＣＣＤで構成され、さらに出力回路がＳＩ
Ｔ増幅器で構成される本発明の一実施例の回路図、第２
図は光検出部がソースフォロアモードＳＩＴ光センサで
構成され、信号転送部がフレームトランスファ形ＣＣＤ
で構成され、さらに出力回路がＳＩＴ増幅器で構成され
る本発明の他の実施例の回路図、第３図は光検出部が各
セルのソースが接地されているゲート蓄積形ＳＩＴ光セ
ンサで構成され、信号転送部がインターライン形ＣＣＤ
で構成され、出力回路がＳＩＴ増幅器で構成される本発
明の実施例の回路図、第４図（ａ）は本発明の実施例に
おけるＳＩＴフォトセルと信号転送用ＣＣＤの接続部分
の模式的な回路図の例、第４図（ｂ）は第４図（ａ）の
回路に対応する断面構造の一例、第５図（ａ）は本発明
の実施例における信号転送用ＣＣＤと出力回路の接続部
分の回路図の例、第５図（ｂ）は第５図（ａ）の回路に
対応する断面構造の一例である。１、２、３、４、１０２、１０３、１０４、１０５……
読み出しライン、５、６、７、８、１０６、１０７、１
０８、１０９、２０１……ゲートアドレスライン、９、
２０２、３２８……プリチャージＭＯＳトランジスタ、
１０、２０５、３０７……プリチャージ電源、１１、１
１１……トランスファＭＯＳトランジスタ、１２、１
８、１１２、１１８、２０３、２１０、３０３、４０２
……信号蓄積ダイオード、１３、１１３、２０４、３０
５……入力ゲート、１４、１１４、２０６……信号転送
用垂直ＣＣＤ、１５、１１５、２０７……信号転送用水
平ＣＣＤ、１６、１１６、２０８、４０３……ＳＩＴ増
幅器、１７、１１７、２０９、４０４……リフレッシュ
ＭＯＳトランジスタ、１９、１１９……トランスファパ
ルス、２０、２１１、３０８……プリチャージパルス、
２１、２２、２３、２４、１２１、１２２、１２３、１
２４、２１２、３０６……ゲートアドレスパルス、２
５、１２５、２１３、３０９……入力ゲートパルス、２
６、２７、２８、２９、１２６、１２７、１２８、１２
９、２１４、２１５、２１６、２１７……ＣＣＤ駆動用
二相クロックパルス、３０、１３０、２１８、４０６…
…リフレッシュパルス、１０１……ドレイン電源、１１
０……プリセットＭＯＳトランジスタ、１２０……プリ
セットパルス、３１、１３１、２１９、４０８……リフ
レッシュ電源、３０１……静電誘導フォトトランジス
タ、３０２……ゲートキャパシタ、３０４、４０１……
ＣＣＤセル、３１０、４０９……ｎ^＋基板、３１１……
ｎ^＋ドレイン領域、３１２……ｐ^＋ゲート領域、３１３
……ｎ⁻高抵抗層、３１４……ポリシリコン電極、３１
５……絶縁膜、３１６……透明電極、３１７、４２７…
…分離領域、３１８、４１３……ｐウエル、３１９……
ｎ^＋拡散領域、３２０、３２７、４１２、４１６、４２
８……ＳｉＯ_２膜、３２１、３２２、４１０、４１１…
…ＣＣＤの電極領域、３２３……ｐ^＋拡散領域、３２
４、３２５、３２６、４１７、４１８、４１９、４２
３、４２４、４２５……アルミ電極、４０５……出力ゲ
ート、４０７……出力ゲートパルス、４１４……ＭＯＳ
トランジスタのｎ^＋ドレイン領域、４１５……ＭＯＳト
ランジスタのｎ^＋ソース領域、４２０……ｐ^＋ソース領
域、４２１……ｐ^＋ドレイン領域、４２２……ｎ^＋ゲー
ト領域、４２３……ｐ⁻高抵抗領域

Claims

【特許請求の範囲】

【請求項１】静電誘導フォトトランジスタと前記静電誘
導フォトトランジスタの制御電極に接続されたキャパシ
タを有し、前記静電誘導フォトトランジスタの一方の主
電極が接地されたフォトセルがｎ×ｍのマトリックス状
に並べられている光検出部と、前記キャパシタｍ個ずつ
に接続されたｎ本の垂直ゲートアドレスラインＧＬ
_ｊ（ｊ＝１〜ｎ）と、前記静電誘導トランジスタの他方
の主電極ｎ個ずつに接続されたｍ本の信号読み出しライ
ンＲＬ_ｉ（ｉ＝１〜ｍ）と、前記信号読み出しラインに
トランスファＭＯＳトランジスタを介して接続された前
記フォトセルに流れる入射する光入力を増幅した出力信
号を蓄積するためのダイオードと、前記ダイオードに接
続され前記フォトセル全部の信号を蓄積並びに転送する
ためのｎ×ｍフレームトランスファ型垂直ＣＣＤと、前
記垂直ＣＣＤの最終段に接続された１ラインの水平ＣＣ
Ｄと、前記水平ＣＣＤに接続された静電誘導トランジス
タからなる出力回路とが同一半導体基板に接続されたこ
とを特徴とする半導体撮像装置。
【請求項２】静電誘導フォトトランジスタと前記静電誘
導フォトトランジスタの制御電極に接続されたキャパシ
タを有し、前記静電誘導トランジスタの一方の主電極が
接地されたフォトセルがｎ×ｍのマトリックス状に並べ
られている光検出部と、前記キャパシタのすべてに接続
され前記フォトセルのすべてを同時に選択できるゲート
アドレスラインと、前記静電誘導トランジスタの他方の
主電極に接続され前記フォトセルに流れる入射する光入
力を増幅した出力信号を蓄積するためのダイオードと、
前記ダイオードに接続トランスファＭＯＳトランジスタ
を介して接続され前記フォトセル全部の信号を蓄積並び
に転送するためのｎ×ｍインターライン型垂直ＣＣＤ
と、前記垂直ＣＣＤの最終段に接続された１ラインの水
平ＣＣＤと、前記水平ＣＣＤに接続された静電誘導トラ
ンジスタからなる出力回路とが同一半導体基板に構成さ
れたことを特徴とする半導体撮像装置。