JPS6217228B2

JPS6217228B2 -

Info

Publication number: JPS6217228B2
Application number: JP53009917A
Authority: JP
Inventors: Takashi Ezaki; Hiromasa Isobe
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1978-02-02
Filing date: 1978-02-02
Publication date: 1987-04-16
Also published as: JPS54104340A

Description

【発明の詳細な説明】本発明は、記録電極駆動回路に係り、特に静電
記録装置に用いて好適な、被記録媒体上に潜像を
形成する記録電極に高電圧を印加するための記録
電極駆動回路に関する。

記録装置、例えば静電記録装置に適用される電
極ヘツドの構造は、従来周知の如く、第１図に示
すように直径0.1mm程度の針状電極２が多数、絶
縁材３中に一列等間隔で埋設され、しかも、その
先端が絶縁材３の表面から若干突出するように構
成されている。

このような構造の電極ヘツド１を用いて、移動
する被記録媒体である静電記録紙４上に潜像を形
成するには、第２図で示される両面制御方式のよ
うに、ベース層４０、導電層４１、誘電体層４２
から成る静電記録紙４を挾んで対向する針状電極
２と補助電極５の所定の電極に夫々−Ｖ_S、＋Ｖ_B
の高電圧を印加すれば、誘電体層４２と針状電極
２間に放電が生じて、誘電体層面上に潜像が形成
される。

また、第２図の両面制御方式に代えて、第３図
で示される片面制御方式のように、電極ヘツド１
１の表面上に、針状電極２を挾んで両側に対置さ
れた一対の補助電極５５を所定数配置し、所定の
針状電極２と所定の補助電極５５を選択して、
夫々に−Ｖ_S、＋Ｖ_Bの高電圧を印加するように構
成しても、記録紙４に潜像を形成することができ
る。

また、この片面制御方式による場合、第３図の
ように針状電極２を挾んで両側に補助電極を対置
する代りに、図示していないが、片側にのみ補助
電極を設けて記録紙４上に潜像を形成することも
できる。

各針状電極を選択して、選択された針状電極に
高電圧を印加するには、例えば、特公昭51−
44777号公報或は特公昭48−24642号公報等で公知
の如く、第２図のように、各針状電極２を所定数
にグループ分けし、各グループG₁，G₂，G₃……
…にまたがるように補助電極５を配置し、更に上
記グループG₁，G₂，G₃………を一つ置きに二つ
のブロツクB₁，B₂にまとめて、各グループ内の
所定の針状電極を共通に選択するスイツチング装
置SW₁，SW₂（具体的構成は図示せず）へ接続す
る。一方、補助電極５の各々の電極P₁，P₂，P₃…
……もスイツチング装置SW₃（具体的構成は図示
せず）に接続する。

例えば、第２図の針状電極S₁₃に電圧を印加し
て、その位置に画信号に対応する潜像を形成した
い場合には、スイツチング装置SW₁によつて、そ
の針状電極S₁₃に対応する電極駆動回路をオンす
る。その駆動回路には針状電極S₁₃の他に、更に
ブロツクB₁内の各グループG₁，G₃………におけ
る所定の位置の針状電極S₃₃，………が共通に接
続されているので、駆動回路をオンすると針状電
極S₁₃，S₃₃………に高電圧パルス（−Ｖ_S）が印
加される。それと同時に対向電極P₁，P₂を共にス
イツチオンして高電圧（＋Ｖ_B）を印加すると、
針状電極S₁₃でのみ放電が起き所定位置に潜像を
形成する。

次いで、画信号に基づき針状電極S₂₂を駆動し
て潜像を形成する場合には、スイツチング装置
SW₂によつて、上記の場合と同様にしてその電極
に対応する駆動回路をオンして針状電極S₂₂，S₄₂
………に高電圧を印加する。それと同時に、今度
は対向電極をP₂，P₃にスイツチング装置SW₃でス
イツチングして、P₂，P₃に高電圧を印加する。そ
の結果、針状電極S₂₂のみが放電を起し、所定位
置に潜像を形成し、画信号に対応した潜像を静電
記録紙４上に形成する。

このようにして、記録紙上に画信号に対応する
潜像を形成するには、記録電極を次々とスイツチ
ングして高電圧の駆動パルスを印加していく必要
があるが、その電極駆動回路を従来は第４図ａの
ように構成していた。

図は、第２図の所定の針状電極S₁₃に高電圧
（−Ｖ_S）を印加するための駆動回路を１個だけ示
したもので、その等価回路は第４図ｂのようにな
る。図で、Ｃ_Lは針状電極の静電容量及び配線等
のストレイ容量等によつて形成される合成容量で
ある。

画信号に対応して、所定の針状電極S₁₃に高電
圧を印加するため、第４図ａの回路に入力パルス
I₁を印加すると、第４図ｃのように、入力パルス
I₁の印加と同時にnpn高圧トランジスタQ₁が直ち
に導通して、出力O₁は−Ｖ_Sに落され、針状電極
S₁₃には所定電位の高圧（−Ｖ_S）が印加される。
それと同時に対向電極P₁，P₂には他の所定電位の
高圧（＋Ｖ_B）が印加される結果、記録紙４の誘
電体層４２上に、放電により潜像を形成する。

ところで、上記従来の回路では、入力パルスI₁
を取り去つても、針状電極S₁₃の電位は直ちに接
地電位OVに復帰せず、第４図ｃ，ｄの入出力波
形で示されるように合成容量Ｃ_Lと負荷抵抗Ｒ_Lで
決まる時定数Ｒ_L・Ｃ_Lで徐々に接地電位に復帰す
るため、接地電位に復帰するまでの時間（Ｔ_D）
だけ待たなければ、次の針状電極S₂₂を駆動する
ことができない。もし針状電極S₁₃が接地電位に
復帰する以前に、次の電極S₂₂を駆動するための
入力パルスI₂を、その駆動回路に印加すると、補
助電極はP₁，P₂からP₂，P₃に切り換つて高電圧が
印加されている結果、針状電極S₂₂に放電が生じ
ると同時に、補助電極P₂に印加される高電圧によ
つて、針状電極S₁₃にも再び放電が生じ、誤つた
潜像を形成することになる。

従つて、従来の回路では、針状電極S₁₃を駆動
する回路に一たん駆動入力パルスI₁を与えると、
次の入力パルスI₂は、前の針状電極S₁₃の電位が
接地電位近くに復帰する時間Ｔ_Dだけ待たなけれ
ばならないため、記録周期が長くなり、高速記録
が出来ない欠点がある。

この欠点を除くには、負荷抵抗Ｒ_L及び合成容
量Ｃ_Lを小さくして時定数Ｒ_LＣ_Lを小さくすれば
良いが、負荷抵抗Ｒ_Lを小さくすると消費電力が
増大し、発熱量が多くなり信頼性が低下する原因
となる。これを回避するため負荷抵抗Ｒ_Lをトラ
ンジスタ等の能動素子で置き換えると、電極駆動
回路の数が多いため、多くの能動素子を必要とし
てコストが増大する。また、合成容量Ｃ_Lを小さ
くするには電極や配線等の製造コストが増大し、
しかもこれには技術的限界がある。

本発明は、このような従来の回路が有する欠点
を除去して、記録電極に印加される高電圧波形の
立上り、立下りをシヤープにして、一つの記録電
極から他の記録電極へのスイツチング時間を短縮
して、高速記録を可能にする記録電極駆動回路を
提供することを目的とする。

この目的を達成するために、本発明は、複数の
記録電極に対応して設けられた例えばトランジス
タ等の能動素子及び高インピーダンス素子から成
る回路に順次入力パルスを印加して、記録電極に
入力パルスに対応した駆動パルスを供給する記録
電極駆動回路において、更に上記複数の記録電極
に共通に使用される能動素子を設けて、上記複数
の記録電極の夫々に対応して設けられた能動素子
の所定のものが入力パルスに応じてオンされたと
きは、それに対応する記録電極を、その能動素子
を介して或る所定の電位レベル（例えば接地電
位）に駆動し、その能動素子がオフされた時は、
上記複数の記録電極に共通に使用される能動素子
をオンして上記高インピーダンス素子をバイパス
することにより、その能動素子を介して他の電位
レベル（例えば−Ｖ_Sor＋Ｖ_B）に駆動するように
したことを特徴とする。

以下、本発明の記録電極駆動回路を静電記録回
路に適用した一実施例について、第５図及び第６
図を参照して説明する。

第５図において、S₁，S₂，………，Ｓ_oは針状
電極で、これは第２図で説明したように、記録電
極駆動回路数を減らすため、各針状電極を各群に
分割して、各群の所定の針状電極を一括して駆動
する場合における各所定の針状電極S₁₁，S₃₁，…
……；S₁₂，S₃₂………を代表してS₁，S₂………で
示してある。

Q₁，Q₂………Ｑ_oは高圧用pnpトランジスタ、
Ｒ_L1，Ｒ_L25………Ｒ_Loは負荷抵抗、C₁，C₂……
…Ｃ_oは入力用コンデンサ、R₁₁，R₂₁………Ｒ_o
_１；R₁₂，R₂₂………Ｒ_o2は抵抗、Ｑ_cは各電極に
共通にダイオードD₁，D₂………Ｄ_oを介して接続
される高圧用npnトランジスタ、Ｃ_cは入力コン
デンサ、Ｒ_c1，Ｒ_c2は抵抗である。I₁，I₂………Ｉ
_oは各針状電極S₁，S₂………Ｓ_oを駆動するための
入力パルス、O₁，O₂………Ｏ_oはその時の各針状
電極に印加される電極駆動パルス、Ｉ_cはトラン
ジスタＱ_c駆動用の基準パルスである。

第６図は第５図に入力される各入力パルスと針
状電極に印加される電極駆動パルスの波形を示し
たものである。

画信号に応じて、所定の針状電極、例えばS₁を
駆動するために、入力パルスI₁を印加すると、ト
ランジスタQ₁がオフし、電極S₁は負荷抵抗Ｒ_L1お
よび電極S₁と配線等の浮遊容量に基づく合成容量
Ｃ_L1によつて決まる時定数τ＝Ｒ_L1Ｃ_L1で第６図
波形Ｏ_oの一点鎖線Ａで示すように徐々に電源電
圧−Ｖ_Sに近づいて行こうとする。しかしこの
時、入力パルスとほぼ同時に入力される基準パル
スＩ_cをnpnトランジスタＱ_cのベースに入力する
ことにより、トランジスタＱ_cを導通させ、ダイ
オードD₁を介して電極S₁を電源（−Ｖ_S）に直接
接続する。

その結果、高インピーダンスの負荷抵抗Ｒ_L1を
バイパスしてトランジスタＱ_c、ダイオードD₁の
低インピーダンス素子を介して電極S₁が電源（−
Ｖ_S）に接続されることになり、時定数が小さく
なつて、針状電極S₁は第６図O₁のように急速に
電源電圧（−Ｖ_S）に落ち着く。電極S₁の電位が
電源電圧（−Ｖ_S）に一旦落ち着けば、トランジ
スタＱ_cを導通しておく必要はなくなるので、基
準パルスＩ_cのパルス巾は、入力パルスＩに比べ
て、狭くて良い。次いで、入力パルスI₁が消滅し
た時、この時はトランジスタQ₁が導通して、電
極S₁はその低インピーダンスを介して接地される
結果、直ちに接地電位（OV）に落ち着く。

このようにして、電極S₁を駆動する入力パルス
I₁に応じて、電極S₁に印加される駆動パルスO₁の
波形は第６図のようにシヤープに形成される結
果、次の電極S₂には従来例のように待時間を設け
る必要なく直ちに入力パルスI₂を印加することが
できるので、記録周期Ｔが短かくなり、高速記録
が可能になる。

以上は、補助電極に＋Ｖ_Bを与える一方、針状
電極に−Ｖ_Sを印加して、潜像を形成する場合に
ついて説明したが、その逆に、補助電極を−Ｖ_S
にして針状電極に＋Ｖ_Bを印加するように記録回
路を構しても良く、その場合の例を第二の実施例
として第７図、第８図を参照して以下に説明す
る。

図において、S₁〜Ｓ_oは針状電極で、先の実施
例の場合と同様、各群から選択されて一括駆動さ
れる針状電極を代表して一本ずつ示してある。
Q₁〜Ｑ_oは高圧用npnトランジスタ、Ｒ_L1〜Ｒ_Lo
は高インピーダンスの負荷抵抗、R₁₁〜Ｒ_o1，R₁₂
〜Ｒ_o2は抵抗、R₁₃〜Ｒ_o3は高インピーダンス抵
抗、R₁₄〜Ｒ_o4は低インピーダンスの電流制限抵
抗で、Ｒ_o3≫Ｒ_o4の関係がある。Ｑ_cは各電極S₁〜
Ｓ_oに共通に電流制限抵抗R₁₄〜Ｒ_o4、ダイオード
D₁〜Ｄ_oを介して接続されたpnpトランジスタ、
Ｃ_cは入力用コンデンサ、Ｒ_c1，Ｒ_c2は抵抗Ｃ_L1〜
Ｃ_coは電極と配線の浮遊容量に基づく合成容量で
ある。

第８図において、Ｉ_oは入力パルス波形、Ｉ_cは
基準パルス波形、Ｏ_oは電極に印加される電極駆
動パルス波形を夫々示す。

画信号に応じて、所定の電極、例えばS₁を駆動
するため、第８図の如き入力パルスI₁がトランジ
スタQ₁のベースに入力すると、トランジスタQ₁
はカツトオフ状態となり、針状電極S₁には電源電
圧（＋Ｖ_B）が負荷抵抗Ｒ_L1を介して印加する
が、電極S₁と配線等の浮遊容量に基づく合成容量
Ｃ_L1が存在するため、その時定数τ＝Ｒ_L1，Ｃ_L1
で、第８図の波形Ｏ_oの一点鎖線Ａで示すよう
に、徐々に＋Ｖ_Bに近づいて行こうとする。しか
し、この時、入力パルスI₁とほぼ同時に基準パル
スＩ_cがトランジスタＱ_cのベース側に入力される
ため、トランジスタＱ_cが導通し、電極S₁は高イ
ンピーダンスの負荷抵抗をバイパスして、ダイオ
ードD₁、低インピーダンスの電流制限抵抗R₁₄、
トランジスタＱ_cを介して電源電圧＋Ｖ_Bに接続さ
れる結果、第８図Ｏ_oの如く電極S₁の電位O₁は直
ちに＋Ｖ_Bになる。電極S₁の電位が一旦＋Ｖ_Bにな
ればトランジスタＱ_cをそれ以上導通状態におく
必要はないので、基準パルスＩ_cは極く狭い巾の
パルスで良い。次いで、入力パルスI₁が消滅した
時、トランジスタQ₁は再び導通し、電極S₁をト
ランジスタの低インピーダンスを介して接地する
結果、直ちに電位O₁は接地電位（OV）に復帰す
る。

この場合も、先の実施例の場合と同様、従来の
電極駆動回路に、たつた１個の能動素子を用いた
回路を所定数の針状電極に共通に追加接続するだ
けの簡単な回路構成で電極S₁を駆動するための入
力パルスI₁に応じて、電極S₁の電位O₁を第８図の
ように立上り、立下りがシヤープに形成される結
果、次の電極S₂に印加する入力パルスI₂は、従来
例のように待時間を設ける必要なく直ちに入力で
きるので、記録周期Ｔが短かくなり、高速記録が
可能になる。

なお、上記実施例においては、いずれも本発明
の記録電極駆動回路を静電記録装置に適用した例
について説明したが、本発明はこれに限られるこ
となく、例えば感熱記録装置、光電記録装置、電
子記録装置、通電感熱記録装置等の記録装置の電
極駆動回路に適用されることは勿論である。

また、上記実施例はいずれも、針状電極を駆動
する場合の例について説明したが、本発明を、補
助電極の電極駆動回路にも適用することができ、
また、その時の各電極へ潜像形成のための駆動パ
ルスを印加する方式も、第２図で説明した群分割
駆動方式を採用しても良く、特公昭52−37728号
公報等に見られるように、電極を１本毎に駆動す
る方式を採用しても良く、その駆動方式は任意に
採用し得る。

また、更に上記実施例では、記録電極駆動をト
ランジスタ等の素子を用いて構成したが、本発明
は、これに限られることなく、例えば、サイリス
タ等の他の能動素子を用いて構成し得ることは言
うまでもない。

以上、本発明によれば、所定の電極への高電圧
の付勢或いは消勢を、低インピーダンスの能動素
子を介して行なわれるように構成したので、電極
へ印加される駆動パルスの立上り、立下り特性が
改善されて、波形がシヤープに形成される結果、
記録周期が従来のものよりかなり短縮されて高速
記録が可能になり、また、そのために使用する素
子は、所定数の電極に共通に接続される能動素子
を用いた回路構成で済むので、構成が簡単かつ安
価に製造でき、そこに使用される素子の数も多く
ならないので発熱量も少なく、信頼性が高い。

しかも電極への高電圧の付勢、消勢が低インピ
ーダンス素子で行なわれるため、消費電力が少な
く、記録電極、配線等の浮遊容量に影響ない記録
電極駆動回路が得られる。

【図面の簡単な説明】

第１図は従来の記録電極ヘツドの構成を説明す
るための概略構成図で、ａはその平面図、ｂはそ
の側断面図、第２図は従来の記録電極によつて被
記録媒体上に潜像を形成するため所定の電極に駆
動パルスを印加する方式を説明するための電極部
分拡大図、第３図は第２図の対向する補助電極に
代えて平面上に対置する補助電極を用いた従来の
電極ヘツドの構成を説明するための概略構成図、
第４図は従来の電極駆動回路を説明するための説
明図で、ａはその回路構成図、ｂはその等価回路
図、ｃ，ｄはその入出力波形図、第５図は本発明
の一実施例に係る記録電極駆動回路の構成図、第
６図は第５図の回路に入力される各入力パルスと
電極に印加される電極駆動パルスの波形図、第７
図は本発明に係る他の実施例を示す記録電極駆動
回路の構成図、第８図は第７図の回路に入力され
る各入力パルスと電極に印加される電極駆動パル
スの波形図である。 Q₁〜Ｑ_o，Ｑ_c……トランジスタ、Ｒ_L1〜Ｒ_Lo…
…負荷抵抗、Ｃ_L1〜Ｃ_Lo……記録電極、配線等に
よる浮遊容量、S₁〜Ｓ_o……電極、D₁〜Ｄ_o……ダ
イオード。

Claims

【特許請求の範囲】

１複数の記録電極と、該複数の記録電極に対応
して設けられた第１の能動素子と、上記記録電極
に所定の電位を与えるための負荷インピーダンス
素子を備え、上記第１の能動素子に順次入力パル
スを印加して、上記記録電極に入力パルスに対応
して、上記複数の記録電極に共通に接続される第
２の能動素子を設け、上記入力パルスに応動し
て、上記第１の能動素子の所定の能動素子が、オ
ンした時は上記所定の能動素子を介して該能動素
子に対応する所定の記録電極を所定の電位レベル
に駆動し、オフした時には上記第２の能動素子を
オンして上記負荷インピーダンス素子をバイパス
することにより、上記第２の能動素子を介して上
記所定の記録電極を他の所定の電位レベルに駆動
するように構成したことを特徴とする記録電極駆
動回路。