JPS6217387B2 - - Google Patents
Info
- Publication number
- JPS6217387B2 JPS6217387B2 JP54031453A JP3145379A JPS6217387B2 JP S6217387 B2 JPS6217387 B2 JP S6217387B2 JP 54031453 A JP54031453 A JP 54031453A JP 3145379 A JP3145379 A JP 3145379A JP S6217387 B2 JPS6217387 B2 JP S6217387B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- base
- semiconductor device
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明はダーリントン接続された２つのトラン
ジスタを少なくとも含む半導体装置に関するもの
である。
ジスタを少なくとも含む半導体装置に関するもの
である。
従来、第１図または第２図の回路図に示すよう
に、駆動用の第１トランジスタTr1と出力用の第
２トランジスタTr2がダーリントン接続され、少
なくとも前記第１トランジスタのベース・エミツ
タ間にバイアス用の抵抗（第１図ではＲ、第２図
ではR1）が挿入された回路を半導体装置として実
現する場合は、以下に述べるような構造がとられ
ていた。
に、駆動用の第１トランジスタTr1と出力用の第
２トランジスタTr2がダーリントン接続され、少
なくとも前記第１トランジスタのベース・エミツ
タ間にバイアス用の抵抗（第１図ではＲ、第２図
ではR1）が挿入された回路を半導体装置として実
現する場合は、以下に述べるような構造がとられ
ていた。
第３図及び第４図はそれぞれ前記第１図の回路
を具体化した半導体装置の一例を示す平面図及び
そのＡ―A′線断面図である。両図において、１
はＰ型半導体基板で両トランジスタに共通のコレ
クタ領域、２及び２′はそれぞれ第１及び第２ト
ランジスタのN+形ベース領域、３及び３′はそれ
ぞれ第１及び第２トランジスタのP+形エミツタ
領域である。４は両トランジスタの周辺のコレク
タ領域表面に設けられたP+形のガードリング
（チヤンネルストツパー）で、コレクタ領域表面
にｎ形反転層が形成されるのを防止するためのも
のであり次のEQR（Equipotential Ring、等電
位電極）８と併用することにより更に信頼性を高
めることができる。６は半導体表面を被覆するシ
リコン酸化膜である。７ａ，７a′及び７ｂ，７
b′は第１、第２トランジスタのそれぞベース電極
及びエミツタ電極である。７ｃは第１トランジス
タのエミツタ電極７ｂと第２トランジスタのベー
ス電極７a′を電気的に接続する配線である。前記
ガードリング４上に設けられるEQR８は、その
直下の電位を等電位にすることにより、コレク
タ・ベース接合からコレクタ領域側に伸びる空乏
層を一定距離に制御するものであり、コレクタ領
域表面の一部に欠陥があつて部分的に空乏層が広
がり易くなつている場合でも、該EQRの働きに
より空乏層の広がりが止り、安定した耐圧
（BVCBO）が得られる。１０は第１及び第２トラ
ンジスタの各ベース領域を接続し、かつ該ベース
領域と同時に形成されるN+形の拡散抵抗であ
る。該拡散抵抗の幅及び長さは所望の抵抗値を得
るために所定寸法に設計されるが、通常は幅を狭
くするために両ベース領域２，２′の間にコレク
タ領域１が入りこみ、その部分において両ベース
領域が対峙するように形成される。また、上記図
面には記載されていないが、抵抗値を大きくする
ために、拡散抵抗領域の形状は例えばＳ字状等の
複雑なものとなる場合もある。
を具体化した半導体装置の一例を示す平面図及び
そのＡ―A′線断面図である。両図において、１
はＰ型半導体基板で両トランジスタに共通のコレ
クタ領域、２及び２′はそれぞれ第１及び第２ト
ランジスタのN+形ベース領域、３及び３′はそれ
ぞれ第１及び第２トランジスタのP+形エミツタ
領域である。４は両トランジスタの周辺のコレク
タ領域表面に設けられたP+形のガードリング
（チヤンネルストツパー）で、コレクタ領域表面
にｎ形反転層が形成されるのを防止するためのも
のであり次のEQR（Equipotential Ring、等電
位電極）８と併用することにより更に信頼性を高
めることができる。６は半導体表面を被覆するシ
リコン酸化膜である。７ａ，７a′及び７ｂ，７
b′は第１、第２トランジスタのそれぞベース電極
及びエミツタ電極である。７ｃは第１トランジス
タのエミツタ電極７ｂと第２トランジスタのベー
ス電極７a′を電気的に接続する配線である。前記
ガードリング４上に設けられるEQR８は、その
直下の電位を等電位にすることにより、コレク
タ・ベース接合からコレクタ領域側に伸びる空乏
層を一定距離に制御するものであり、コレクタ領
域表面の一部に欠陥があつて部分的に空乏層が広
がり易くなつている場合でも、該EQRの働きに
より空乏層の広がりが止り、安定した耐圧
（BVCBO）が得られる。１０は第１及び第２トラ
ンジスタの各ベース領域を接続し、かつ該ベース
領域と同時に形成されるN+形の拡散抵抗であ
る。該拡散抵抗の幅及び長さは所望の抵抗値を得
るために所定寸法に設計されるが、通常は幅を狭
くするために両ベース領域２，２′の間にコレク
タ領域１が入りこみ、その部分において両ベース
領域が対峙するように形成される。また、上記図
面には記載されていないが、抵抗値を大きくする
ために、拡散抵抗領域の形状は例えばＳ字状等の
複雑なものとなる場合もある。
しかしながら、上記従来の構造においては前記
のように複雑に入りこんだコレクタ領域の部分に
ガードリング及びEQRが設けられていなかつた
ために、この部分のコレクタ領域表面に汚れ、欠
陥等がある場合、BTエージングにより反転層
（チヤンネル）が生じ、エミツタ・ベース間の抵
抗値が変化してしまう。またこの部分において空
乏層の広がりを一定距離に制御できないため、耐
圧（特にBVCBO）が不安定となり、BTエージン
グでの耐圧劣化の要因となる等の欠点があつた。
のように複雑に入りこんだコレクタ領域の部分に
ガードリング及びEQRが設けられていなかつた
ために、この部分のコレクタ領域表面に汚れ、欠
陥等がある場合、BTエージングにより反転層
（チヤンネル）が生じ、エミツタ・ベース間の抵
抗値が変化してしまう。またこの部分において空
乏層の広がりを一定距離に制御できないため、耐
圧（特にBVCBO）が不安定となり、BTエージン
グでの耐圧劣化の要因となる等の欠点があつた。
本発明の目的は上記欠点を解消し高信頼度のダ
ーリントン接続の半導体装置を提供することにあ
る。
ーリントン接続の半導体装置を提供することにあ
る。
以下、実施例に基づき本発明を詳細に説明す
る。
る。
第５図及び第６図は本発明の一実施例を示す平
面図及びそのＢ―B′線断面図である。両図に用い
られている符号の中で前記第３図及び第４図（従
来構造）の説明で述べたものと同じ符号は、すべ
て同じ意味を表わすものである。
面図及びそのＢ―B′線断面図である。両図に用い
られている符号の中で前記第３図及び第４図（従
来構造）の説明で述べたものと同じ符号は、すべ
て同じ意味を表わすものである。
本実施例は、第５図及び第６図に示すように、
第１及び第２トランジスタの両ベース領域に挾ま
れたコレクタ領域にも、前記周辺のガードリング
４を押ばして入りこませガードリング５を設けた
ものである。そして更に前記EQR８を延長して
該ガードリング５上にEQR９を設けたものであ
る。前記ガードリング４，５及びEQR８，９は
それぞれコレクタ・ベース接合の外側にほぼ等距
離に設けることが効果的である。
第１及び第２トランジスタの両ベース領域に挾ま
れたコレクタ領域にも、前記周辺のガードリング
４を押ばして入りこませガードリング５を設けた
ものである。そして更に前記EQR８を延長して
該ガードリング５上にEQR９を設けたものであ
る。前記ガードリング４，５及びEQR８，９は
それぞれコレクタ・ベース接合の外側にほぼ等距
離に設けることが効果的である。
上記構造によれば、前記両ベース領域間に入り
こんだコレクタ領域にもガードリング及びEQR
が設けられているので、この部分に汚れや欠陥等
が発生した場合でも、BTエージングによつて反
転層（チヤンネル）が生じず、エミツタ・ベース
間の抵抗値は変化しない。また、この部分におい
ても空乏層の広がりを一定距離に制御できるため
耐圧が安定し、BTエージングでの耐圧劣化を大
幅に減少させることができる。このように半導体
装置の信頼度を著しく向上させることができる。
こんだコレクタ領域にもガードリング及びEQR
が設けられているので、この部分に汚れや欠陥等
が発生した場合でも、BTエージングによつて反
転層（チヤンネル）が生じず、エミツタ・ベース
間の抵抗値は変化しない。また、この部分におい
ても空乏層の広がりを一定距離に制御できるため
耐圧が安定し、BTエージングでの耐圧劣化を大
幅に減少させることができる。このように半導体
装置の信頼度を著しく向上させることができる。
上記構造は次のようにして形成できる。すなわ
ち、第１及び第２トランジスタの共通コレクタ領
域となるＰ形シリコン基板１に、例えばリン等の
Ｎ形不純物を選択拡散法等により導入してベース
領域２，２′を形成する。このとき、両ベース領
域を接続する拡散抵抗領域も同時に形成される。
次に、例えばボロン等の不純物を選択的に拡散し
て第１及び第２トランジスタのエミツタ領域３，
３′及びガードリング４，５を形成する。次に、
シリコン酸化膜６にオーミツク接触のための窓あ
けを行つた後、両トランジスタのベース電極７
ａ，７a′エミツタ電極７ｂ，７b′、ダリントン接
続のための所定の配線７ｃ並びにEQR８，９を
形成して半導体装置を完成する。
ち、第１及び第２トランジスタの共通コレクタ領
域となるＰ形シリコン基板１に、例えばリン等の
Ｎ形不純物を選択拡散法等により導入してベース
領域２，２′を形成する。このとき、両ベース領
域を接続する拡散抵抗領域も同時に形成される。
次に、例えばボロン等の不純物を選択的に拡散し
て第１及び第２トランジスタのエミツタ領域３，
３′及びガードリング４，５を形成する。次に、
シリコン酸化膜６にオーミツク接触のための窓あ
けを行つた後、両トランジスタのベース電極７
ａ，７a′エミツタ電極７ｂ，７b′、ダリントン接
続のための所定の配線７ｃ並びにEQR８，９を
形成して半導体装置を完成する。
なお、上記実施例では第２トランジスタのエミ
ツタ・ベース間に抵抗のない場合について説明し
たが、本発明は抵抗の有無に関係なく適用でき、
前記第２図の回路図のように抵抗R2を有する半
導体装置にも同様に適用することができる。また
上記実施例では、PNPプレーナ型トランジスタを
ダーリントン接続した場合について述べたが、
NPNプレーナ型トランジスタを用いる場合にも
同様に本発明を適用することができる。
ツタ・ベース間に抵抗のない場合について説明し
たが、本発明は抵抗の有無に関係なく適用でき、
前記第２図の回路図のように抵抗R2を有する半
導体装置にも同様に適用することができる。また
上記実施例では、PNPプレーナ型トランジスタを
ダーリントン接続した場合について述べたが、
NPNプレーナ型トランジスタを用いる場合にも
同様に本発明を適用することができる。
また、上記実施例では両トランジスタのベース
領域間に一方向からコレクタ領域が入りこんだ形
状のものについて説明したが、本発明は上記形状
の場合に限られることなく、両方向あるいは２箇
所以上の入りこみのある複雑な形状の場合や、更
に拡散抵抗の形状がＳ字状等の複雑なものになつ
た場合にも十分適用することができる。
領域間に一方向からコレクタ領域が入りこんだ形
状のものについて説明したが、本発明は上記形状
の場合に限られることなく、両方向あるいは２箇
所以上の入りこみのある複雑な形状の場合や、更
に拡散抵抗の形状がＳ字状等の複雑なものになつ
た場合にも十分適用することができる。
以上詳細説明したように、本発明は複雑に入り
こんだ形状のコレクタ・ベース接合及び拡散抵抗
を有するダーリントン接続の半導体装置におい
て、前記コレクタ・ベース接合及び拡散抵抗の周
囲全体にEQRおよびガードリング（チヤンネル
ストツパー）を設けることにより、半導体装置の
信頼度を大幅に向上させるものである。
こんだ形状のコレクタ・ベース接合及び拡散抵抗
を有するダーリントン接続の半導体装置におい
て、前記コレクタ・ベース接合及び拡散抵抗の周
囲全体にEQRおよびガードリング（チヤンネル
ストツパー）を設けることにより、半導体装置の
信頼度を大幅に向上させるものである。
第１図及び第２図はダーリントン接続の回路図
第３図及び第４図はそれぞれ従来の半導体装置の
平面図及びそのＡ―A′線断面図、第５図及び第
６図は本発明の半導体装置の一実施例を示す平面
図及びそのＢ―B′線断面図である。 １……半導体基板（コレクタ領域）、２及び
２′……第１及び第２トランジスタのベース領
域、３及び３′……第１及び第２トランジスタの
エミツタ領域、４……ガードリング（チヤンネル
ストツパー）、５……入りこみ部のガードリング
（チヤンネルストツパー）、６……シリコン酸化
膜、７ａ，７a′及び７ｂ，７b′……第１、第２ト
ランジスタのベース電極及びエミツタ電極、７ｃ
……第１トランジスタのエミツタ電極と第２トラ
ンジスタのベース電極を接続する配線、８……
EQR、９……入りこみ部のEQR、１０……拡散
抵抗。
第３図及び第４図はそれぞれ従来の半導体装置の
平面図及びそのＡ―A′線断面図、第５図及び第
６図は本発明の半導体装置の一実施例を示す平面
図及びそのＢ―B′線断面図である。 １……半導体基板（コレクタ領域）、２及び
２′……第１及び第２トランジスタのベース領
域、３及び３′……第１及び第２トランジスタの
エミツタ領域、４……ガードリング（チヤンネル
ストツパー）、５……入りこみ部のガードリング
（チヤンネルストツパー）、６……シリコン酸化
膜、７ａ，７a′及び７ｂ，７b′……第１、第２ト
ランジスタのベース電極及びエミツタ電極、７ｃ
……第１トランジスタのエミツタ電極と第２トラ
ンジスタのベース電極を接続する配線、８……
EQR、９……入りこみ部のEQR、１０……拡散
抵抗。
Claims (1)
- １ 半導体基板を共通のコレクタ領域とする２個
のトランジスタを有し、前記両トランジスタのベ
ース領域同士が拡散抵抗領域を介して接続された
ダーリントン接続の半導体装置において、前段の
トランジスタのエミツタ電極と後段のトランジス
タのベース電極とを結ぶ導電路は前記拡散抵抗領
域の上に該領域に沿つて形成されており、前記両
トランジスタのコレクタ・ベース接合と前記拡散
抵抗領域との周囲全体に沿つて等電位電極とガー
ドリングとの両方が形成されていることを特徴と
するダーリントン接続の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145379A JPS55123161A (en) | 1979-03-16 | 1979-03-16 | Darlington-connection semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145379A JPS55123161A (en) | 1979-03-16 | 1979-03-16 | Darlington-connection semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55123161A JPS55123161A (en) | 1980-09-22 |
| JPS6217387B2 true JPS6217387B2 (ja) | 1987-04-17 |
Family
ID=12331665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145379A Granted JPS55123161A (en) | 1979-03-16 | 1979-03-16 | Darlington-connection semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55123161A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1141255B (it) * | 1980-02-28 | 1986-10-01 | Montedison Spa | Processo continuo per l'allontanamento di monomeri da emulsioni polimieriche |
| JPS57162462A (en) * | 1981-03-31 | 1982-10-06 | Toshiba Corp | Semiconductor device |
| US4486770A (en) * | 1981-04-27 | 1984-12-04 | General Motors Corporation | Isolated integrated circuit transistor with transient protection |
| JPS61206262A (ja) * | 1985-03-11 | 1986-09-12 | Shindengen Electric Mfg Co Ltd | 高耐圧プレ−ナ型半導体装置 |
| DE102006007040A1 (de) * | 2006-02-15 | 2007-08-16 | Austriamicrosystems Ag | Bauelement mit integriertem Heizelement und Verfahren zum Beheizen eines Halbleiterkörpers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105977A (en) * | 1978-02-08 | 1979-08-20 | Hitachi Ltd | Semiconductor device |
| JPS5559768A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Darlington power transistor |
-
1979
- 1979-03-16 JP JP3145379A patent/JPS55123161A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55123161A (en) | 1980-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4409606A (en) | High breakdown voltage semiconductor device | |
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| US4100565A (en) | Monolithic resistor for compensating beta of a lateral transistor | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| US3836998A (en) | High voltage bipolar semiconductor device and integrated circuit using the same and method | |
| JPH0216017B2 (ja) | ||
| US4260999A (en) | Semiconductor device and method of making the same | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPS6217387B2 (ja) | ||
| US4443808A (en) | Semiconductor device | |
| JPS6239547B2 (ja) | ||
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| JPH0715134Y2 (ja) | 半導体装置 | |
| JP3125401B2 (ja) | 半導体集積回路装置 | |
| US4134124A (en) | Semiconductor devices and circuit arrangements including such devices | |
| US5777376A (en) | Pnp-type bipolar transistor | |
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPH05864B2 (ja) | ||
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPS6327865B2 (ja) | ||
| JPH0130308B2 (ja) | ||
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH08227941A (ja) | 複合半導体素子 |