JPH05864B2 - - Google Patents
Info
- Publication number
- JPH05864B2 JPH05864B2 JP57232323A JP23232382A JPH05864B2 JP H05864 B2 JPH05864 B2 JP H05864B2 JP 57232323 A JP57232323 A JP 57232323A JP 23232382 A JP23232382 A JP 23232382A JP H05864 B2 JPH05864 B2 JP H05864B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- semiconductor
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特にMOSトラン
ジスタとバイポーラトランジスタを同一半導体基
板上に形成した半導体装置に関する。
ジスタとバイポーラトランジスタを同一半導体基
板上に形成した半導体装置に関する。
従来の半導体装置を第１図、第２図、第３図に
示す。ｐ型基板１上にｎ型半導体領域２を形成
し、このｎ型半導体領域２中にｐ型半導体領域３
を形成し、このｐ型半導体領域３とｎ型半導体領
域２に不純物濃度の高いn+型不純物領域４，５
をそれぞれ形成する。酸化膜６をコンタクトホー
ル１１を残して被覆し、コンタクトホール１１上
にアルミニウム配線７を形成する。ｐ型半導体領
域３をベース領域とし、n+型不純物領域４をコ
レクタ領域とし、n+型不純物領域５をエミツタ
領域としてnpnバイポーラトランジスタを構成し
ている。ｐ型半導体領域３はｐチヤンネルMOS
トランジスタと同一の拡散工程で形成でき、n+
型不純物領域４，５はｎチヤンネルMOSトラン
ジスタと同一の拡散工程で形成できるため、同一
半導体基板上に同時にMOSトランジスタとバイ
ポーラトランジスタを形成できる。
示す。ｐ型基板１上にｎ型半導体領域２を形成
し、このｎ型半導体領域２中にｐ型半導体領域３
を形成し、このｐ型半導体領域３とｎ型半導体領
域２に不純物濃度の高いn+型不純物領域４，５
をそれぞれ形成する。酸化膜６をコンタクトホー
ル１１を残して被覆し、コンタクトホール１１上
にアルミニウム配線７を形成する。ｐ型半導体領
域３をベース領域とし、n+型不純物領域４をコ
レクタ領域とし、n+型不純物領域５をエミツタ
領域としてnpnバイポーラトランジスタを構成し
ている。ｐ型半導体領域３はｐチヤンネルMOS
トランジスタと同一の拡散工程で形成でき、n+
型不純物領域４，５はｎチヤンネルMOSトラン
ジスタと同一の拡散工程で形成できるため、同一
半導体基板上に同時にMOSトランジスタとバイ
ポーラトランジスタを形成できる。
しかしながら、従来の半導体装置のバイポーラ
トランジスタに大電流を流そうとすると、コレク
タ流域であるn+型不純物領域４からエミツタ領
域であるn+型不純物領域５の直下までのｎ型半
導体領域２のコレクタ抵抗Rc（＝R1＋R2）が大き
いため、ベース・コレクタ間が順方向にバイアス
され飽和状態となり、所望の電流が流れなかつた
りラツチアツプ現象を起こしたりする問題があつ
た。
トランジスタに大電流を流そうとすると、コレク
タ流域であるn+型不純物領域４からエミツタ領
域であるn+型不純物領域５の直下までのｎ型半
導体領域２のコレクタ抵抗Rc（＝R1＋R2）が大き
いため、ベース・コレクタ間が順方向にバイアス
され飽和状態となり、所望の電流が流れなかつた
りラツチアツプ現象を起こしたりする問題があつ
た。
本発明は上記事情を考慮してなされたもので、
コレクタ抵抗の小さなバイポーラトランジスタを
MOSトランジスタと同一工程で形成することが
できる半導体装置を提供することを目的とする。
コレクタ抵抗の小さなバイポーラトランジスタを
MOSトランジスタと同一工程で形成することが
できる半導体装置を提供することを目的とする。
この目的を達成するために、本発明による半導
体装置は、第１導電型の半導体層中に形成された
第２導電型の半導体領域と、この第２導電型の半
導体領域に第１の不純物を拡散して形成した第１
導電型の第１の不純物領域と、前記第１導電型の
半導体層中に、前記第１の不純物よりも拡散係数
の大きい第２の不純物を含む多結晶シリコン層よ
り、前記第２不純物を拡散して形成した第１導電
型の第２の不純物領域とを備え、前記第２導電型
の半導体領域をベース領域とし、前記第１導電型
の第１の不純物領域をエミツタ領域とし、前記第
１導電型の第２の不純物領域をコレクタ領域とし
てバイポーラトランジスタを構成したことを特徴
とする。
体装置は、第１導電型の半導体層中に形成された
第２導電型の半導体領域と、この第２導電型の半
導体領域に第１の不純物を拡散して形成した第１
導電型の第１の不純物領域と、前記第１導電型の
半導体層中に、前記第１の不純物よりも拡散係数
の大きい第２の不純物を含む多結晶シリコン層よ
り、前記第２不純物を拡散して形成した第１導電
型の第２の不純物領域とを備え、前記第２導電型
の半導体領域をベース領域とし、前記第１導電型
の第１の不純物領域をエミツタ領域とし、前記第
１導電型の第２の不純物領域をコレクタ領域とし
てバイポーラトランジスタを構成したことを特徴
とする。
本発明の一実施例による半導体装置を第４図か
ら第６図に示す。従来の半導体装置と同様にｐ型
基板１上にｎ型半導体領域２を形成し、このｎ型
半導体領域２中にｐチヤンネルMOSトランジス
タと同一の拡散工程でｐ型不純物領域３を形成
し、ベース領域とする。そしてｐ型不純物領域
５，９を、ｎチヤンネルMOSトランジスタと同
一の拡散工程で形成するわけであるが、この点で
従来とは相違する点がある。すなわちコレクタ領
域としてn+型不純物領域９の不純物を、エミツ
タ領域としてのn+型不純物領域５の不純物より
拡散係数の大きいものとする。例えば、n+型不
純物領域５の不純物としてヒ素（As）を用いれ
ば、n+型不純物領域９の不純物にはそれより拡
散係数の大きいリン（Ｐ）またはアンチモン
（Sb）を用いる。更にn+型不純物拡散領域９は、
拡散係数の大きい不純物をドープした多結晶シリ
コン層８より拡散することが特徴である。このよ
うなコンタクトは一般にダイレクトコンタクトと
呼ばれ、コンタクト抵抗を非常に小さくすること
ができる。
ら第６図に示す。従来の半導体装置と同様にｐ型
基板１上にｎ型半導体領域２を形成し、このｎ型
半導体領域２中にｐチヤンネルMOSトランジス
タと同一の拡散工程でｐ型不純物領域３を形成
し、ベース領域とする。そしてｐ型不純物領域
５，９を、ｎチヤンネルMOSトランジスタと同
一の拡散工程で形成するわけであるが、この点で
従来とは相違する点がある。すなわちコレクタ領
域としてn+型不純物領域９の不純物を、エミツ
タ領域としてのn+型不純物領域５の不純物より
拡散係数の大きいものとする。例えば、n+型不
純物領域５の不純物としてヒ素（As）を用いれ
ば、n+型不純物領域９の不純物にはそれより拡
散係数の大きいリン（Ｐ）またはアンチモン
（Sb）を用いる。更にn+型不純物拡散領域９は、
拡散係数の大きい不純物をドープした多結晶シリ
コン層８より拡散することが特徴である。このよ
うなコンタクトは一般にダイレクトコンタクトと
呼ばれ、コンタクト抵抗を非常に小さくすること
ができる。
このようにしてn+型不純物領域９，５はｎチ
ヤンネルMOSトランジスタと同一の拡散工程で
形成されるわけであるが、不純物の拡散係数の相
違からコレクタ領域のn+型不純物領域９が第５
図に示すように、より深く形成される。このため
電流路が短くなり従来問題となつていたコレクタ
抵抗Rcを小さくすることができる。すなわち第
３図と第６図を比較すればわかるようにコレクタ
抵抗Rcが従来のR1＋R2からR1のみになる。例え
ば、従来のn+型不純物領域４の拡散深さを
0.3μm，ｐ型不純物領域３の拡散深さを0.8μmと
して、２×8μm2エミツタサイズのバイポーラト
ランジスタにおけるR2は、ｎ型半導体領域の比
抵抗を1Ω・cmの場合、次式のようになる。
ヤンネルMOSトランジスタと同一の拡散工程で
形成されるわけであるが、不純物の拡散係数の相
違からコレクタ領域のn+型不純物領域９が第５
図に示すように、より深く形成される。このため
電流路が短くなり従来問題となつていたコレクタ
抵抗Rcを小さくすることができる。すなわち第
３図と第６図を比較すればわかるようにコレクタ
抵抗Rcが従来のR1＋R2からR1のみになる。例え
ば、従来のn+型不純物領域４の拡散深さを
0.3μm，ｐ型不純物領域３の拡散深さを0.8μmと
して、２×8μm2エミツタサイズのバイポーラト
ランジスタにおけるR2は、ｎ型半導体領域の比
抵抗を1Ω・cmの場合、次式のようになる。
R2＝｛1.0×（0.8−0.3）｝×10-4／（
２×８×10-8）｝×１／２≒156〔Ω〕 1/2を掛けたの電界拡がり効果を考慮したもの
である。そしてR1≒250Ωであることから、コレ
クタ抵抗Rcは従来に比べて406Ωから250Ωに約４
割減少したことになる。
２×８×10-8）｝×１／２≒156〔Ω〕 1/2を掛けたの電界拡がり効果を考慮したもの
である。そしてR1≒250Ωであることから、コレ
クタ抵抗Rcは従来に比べて406Ωから250Ωに約４
割減少したことになる。
その後、酸化膜６をコンタクトホール１１およ
びダイレクトコンタクトホール１２を残して被覆
し、その上にアルミニウム配線７を形成するわけ
であるが、コンタクトホールからコレクタ領域へ
の抵抗値を本実施例では従来より小さくすること
ができる。これは従来のn+不純物領域４の比抵
抗ps≒50Ω／□であるのに対し、ポリシリコン層
８の比抵抗ps≒15Ω／□であるからである。
びダイレクトコンタクトホール１２を残して被覆
し、その上にアルミニウム配線７を形成するわけ
であるが、コンタクトホールからコレクタ領域へ
の抵抗値を本実施例では従来より小さくすること
ができる。これは従来のn+不純物領域４の比抵
抗ps≒50Ω／□であるのに対し、ポリシリコン層
８の比抵抗ps≒15Ω／□であるからである。
なお、先の実施例ではｐ型基板中に形成された
ｎ型半導体領域をコレクタとしたnpnバイポーラ
トランジスタで説明したが、ｎ型基板をコレクタ
としたnpnバイポーラトランジスタにおいても同
様である。
ｎ型半導体領域をコレクタとしたnpnバイポーラ
トランジスタで説明したが、ｎ型基板をコレクタ
としたnpnバイポーラトランジスタにおいても同
様である。
以上の通り、本発明によれば、コレクタ抵抗の
小さなバイポーラトランジスタをMOSトランジ
スタと同一工程で形成することができ、飽和状態
やラツチアツプ現象を起こすことなくバイポーラ
トランジスタに大電流を流すことができる。
小さなバイポーラトランジスタをMOSトランジ
スタと同一工程で形成することができ、飽和状態
やラツチアツプ現象を起こすことなくバイポーラ
トランジスタに大電流を流すことができる。
第１図は従来の半導体装置の平面図、第２図は
同装置のＡ−A′断面図、第３図は同装置の部分
拡大断面図、第４図は本発明の一実施例による半
導体装置の平面図、第５図は同装置のＢ−B′断
面図、第６図は同装置の部分拡大断面図である。 １……ｐ型基板、２……ｎ型半導体領域、３…
…ｐ型半導体領域、４，５，９……n+型不純物
領域、６……酸化膜、７……アルミニウム配線、
８……多結晶シリコン層、１１……コンタクトホ
ール、１２……ダイレクトコンタクトホール、
Rc，R1，R2……コレクタ抵抗、Ｂ……ベース端
子、Ｅ……エミツタ端子、Ｃ……コレクタ端子。
同装置のＡ−A′断面図、第３図は同装置の部分
拡大断面図、第４図は本発明の一実施例による半
導体装置の平面図、第５図は同装置のＢ−B′断
面図、第６図は同装置の部分拡大断面図である。 １……ｐ型基板、２……ｎ型半導体領域、３…
…ｐ型半導体領域、４，５，９……n+型不純物
領域、６……酸化膜、７……アルミニウム配線、
８……多結晶シリコン層、１１……コンタクトホ
ール、１２……ダイレクトコンタクトホール、
Rc，R1，R2……コレクタ抵抗、Ｂ……ベース端
子、Ｅ……エミツタ端子、Ｃ……コレクタ端子。
Claims (1)
- 【特許請求の範囲】 １ MOSトランジスタとバイポーラトランジス
タを同一半導体基板上に形成した半導体装置にお
いて、 第１導電型の半導体層中に形成された第２導電
型の半導体領域と、 この第２導電型の半導体領域中に第１の不純物
を拡散して形成した第１導電型の第１の不純物領
域と、 前記第１導電型の半導体層中に、前記第１の不
純物よりも拡散係数の大きい第２の不純物を含む
多結晶シリコン層から、前記第２の不純物を拡散
して形成した第１導電型の第２の不純物領域とを
備え、 前記第２導電型の半導体領域をベース領域と
し、前記第１導電型の第１の不純物領域をエミツ
タ領域とし、前記第１導電型の第２の不純物領域
をコレクタ領域としてバイポーラトランジスタを
構成したことを特徴とする半導体装置。 ２ 特許請求の範囲第１項記載の装置において、
前記第１の不純物はヒ素（As）であり、前記第
２の不純物はリン（Ｐ）であることを特徴とする
半導体装置。 ３ 特許請求の範囲第１項記載の装置において、
前記第１の不純物はヒ素（As）であり、前記第
２の不純物はアンチモン（Sb）であることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232323A JPS59121864A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232323A JPS59121864A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121864A JPS59121864A (ja) | 1984-07-14 |
| JPH05864B2 true JPH05864B2 (ja) | 1993-01-06 |
Family
ID=16937394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57232323A Granted JPS59121864A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776960A (ja) * | 1993-09-09 | 1995-03-20 | Sankyo Alum Ind Co Ltd | スクリーン体の防音方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628552A (ja) * | 1985-07-04 | 1987-01-16 | Toshiba Corp | 半導体装置 |
| JPH09199513A (ja) * | 1996-01-19 | 1997-07-31 | Mitsubishi Electric Corp | バイポーラトランジスタおよび該バイポーラトランジスタを有する半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370677A (en) * | 1976-12-06 | 1978-06-23 | Fujitsu Ltd | Semiconductor device |
-
1982
- 1982-12-27 JP JP57232323A patent/JPS59121864A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776960A (ja) * | 1993-09-09 | 1995-03-20 | Sankyo Alum Ind Co Ltd | スクリーン体の防音方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121864A (ja) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484388A (en) | Method for manufacturing semiconductor Bi-CMOS device | |
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| US4864379A (en) | Bipolar transistor with field shields | |
| US3510736A (en) | Integrated circuit planar transistor | |
| JPS6133261B2 (ja) | ||
| JPS59121864A (ja) | 半導体装置 | |
| JPH03190139A (ja) | 半導体集積回路装置 | |
| JPS6155775B2 (ja) | ||
| JPH0582534A (ja) | 半導体装置 | |
| JPS6360550B2 (ja) | ||
| JPS6060753A (ja) | 半導体装置 | |
| JPS6257241A (ja) | 半導体装置 | |
| JPH06314771A (ja) | 半導体装置及びその製造方法 | |
| JPS586168A (ja) | 半導体集積回路 | |
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| JPS5972169A (ja) | 半導体装置 | |
| JPS6349912B2 (ja) | ||
| JPH0580155B2 (ja) | ||
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH0575035A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 |