JPS62174852A - デ−タ伝送システムにおける受信制御方式 - Google Patents
デ−タ伝送システムにおける受信制御方式Info
- Publication number
- JPS62174852A JPS62174852A JP61017135A JP1713586A JPS62174852A JP S62174852 A JPS62174852 A JP S62174852A JP 61017135 A JP61017135 A JP 61017135A JP 1713586 A JP1713586 A JP 1713586A JP S62174852 A JPS62174852 A JP S62174852A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- reception
- buffer memory
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ伝送システムにおける受信制御方式に
関する。
関する。
従来、データ伝送システムにおける受信制御方式は、ノ
ードに設けられている受信バッファメモリに、データ伝
送路からの受信データの蓄積が終了すると、受信完了と
いう割込みを発生して、受信制御プログラムに通知し、
受信制御プログラムは、受信完了の割込みが発生したこ
とを検出すると、受信バッファメモリ内に蓄積されてい
る受信データに含まれている受信データ長の情報を読み
取り、受信データ長を解釈して、このデータ長だけ受信
バックアメモリ内にある受信データを主メモリにＤＭＡ
転送するための受信ＤＭＡコマンドを起動していた。
ードに設けられている受信バッファメモリに、データ伝
送路からの受信データの蓄積が終了すると、受信完了と
いう割込みを発生して、受信制御プログラムに通知し、
受信制御プログラムは、受信完了の割込みが発生したこ
とを検出すると、受信バッファメモリ内に蓄積されてい
る受信データに含まれている受信データ長の情報を読み
取り、受信データ長を解釈して、このデータ長だけ受信
バックアメモリ内にある受信データを主メモリにＤＭＡ
転送するための受信ＤＭＡコマンドを起動していた。
上述したデータ伝送システムにおける受信制御方式では
、伝送されるデータ長が可変であるため受信制御プログ
ラムは、データ伝送路から受信したデータを主メモリに
格納するためには、受信データを受信バッファメモリに
蓄積後発生する受信完了の割込みを処理し、受信バッフ
ァメモリ内の受信データ長を読んで、受信データのデー
タ長を知り、このデータ長だけ、受信バッファメモリ内
の受信データを主メモリにＤＭＡ転送するための受信Ｄ
ＭＡコマンドを起動するので、受信制御に要する処理時
間が増加するという問題点がある。
、伝送されるデータ長が可変であるため受信制御プログ
ラムは、データ伝送路から受信したデータを主メモリに
格納するためには、受信データを受信バッファメモリに
蓄積後発生する受信完了の割込みを処理し、受信バッフ
ァメモリ内の受信データ長を読んで、受信データのデー
タ長を知り、このデータ長だけ、受信バッファメモリ内
の受信データを主メモリにＤＭＡ転送するための受信Ｄ
ＭＡコマンドを起動するので、受信制御に要する処理時
間が増加するという問題点がある。
本発明は、データ伝送システムの各ノードの受信制御部
において、データ伝送路から受信バックアメモリへ受信
データの蓄積が終了すると、受信制御プログラムに対し
ては、受信完了の割込みを発生せずに、受信データ長の
カウントと保持を行う受信データカウントレジスタと、
受信制御プログラムが、受信したデータ長だけ受信ＤＭ
Ａコマンドを起動したのと同等な受信ＤＭＡ起動信号を
受信ＤＭＡ制御部に出力する回路を設けることにより、
上記の受信制御に要する処理時間が増加するという欠点
を解決し、受信制御プログラムは、データ伝送路からデ
ータを受信する前に、あらかじめ受信ＤＭＡコマンドを
起動して受信ＤＭＡの設定を行っておけば、データ伝送
路から受信したデータ長だけの受信データを受信バッフ
ァメモリに蓄積してこれを直ちに主メモリに格納するこ
とができる受信制御方式を提供する。
において、データ伝送路から受信バックアメモリへ受信
データの蓄積が終了すると、受信制御プログラムに対し
ては、受信完了の割込みを発生せずに、受信データ長の
カウントと保持を行う受信データカウントレジスタと、
受信制御プログラムが、受信したデータ長だけ受信ＤＭ
Ａコマンドを起動したのと同等な受信ＤＭＡ起動信号を
受信ＤＭＡ制御部に出力する回路を設けることにより、
上記の受信制御に要する処理時間が増加するという欠点
を解決し、受信制御プログラムは、データ伝送路からデ
ータを受信する前に、あらかじめ受信ＤＭＡコマンドを
起動して受信ＤＭＡの設定を行っておけば、データ伝送
路から受信したデータ長だけの受信データを受信バッフ
ァメモリに蓄積してこれを直ちに主メモリに格納するこ
とができる受信制御方式を提供する。
次に本発明の実施例について図面を用いて説明する。第
１図はデータの送信機能と受信機能を有するノード１０
とノード１１が双方向性通信を行うために、ノード１０
がノードＩＩＫデータを送信する伝送路１２と、ノード
１０がノード１１からデータを受信する伝送路１３から
成るデータ伝送システムの構成図である。第２図は、各
ノードの送受信制御部の構成図である。各ノードは、受
信データのノードアドレス判定と伝送誤シ検出を行う受
信伝送路アクセス制御部２２、データ伝送路から受信し
たデータを蓄積するための受信バックアメモリ２３、デ
ータ伝送路から受信したデータのデータ長をカウントし
て、このデータ長を保持するための受信データカウント
レジスタ２４、受信バッファメモリ２３に蓄積された受
信データを主メモリ２ＢへＤＭＡ転送するための受信Ｄ
ＭＡ回路２５、受信バッファメモリ２３に受信データの
書込がが終了したことを検出後、受信バッファメモリ２
３内に蓄積されている受信データを受信データカウント
レジスタ２４に保持されているデータ長だけ主メモＩＪ
２ ＢへＤＭＡ転送する制御を行う受信バッファ制御
部２６、送信伝送路にデータを送信するための送信権を
獲得後、送信データに伝送誤り検出符号の付加を行い、
送信バッファメモリから送信データを読み出してデータ
伝送路に送信するための送信伝送路アクセス制御部２７
、送信データを蓄積するための送信バッファメモリ２８
、主メモリ内にある送信データを送信バッファメモリ２
８にＤＭＡ転送するための送信ＤＭＡ回路２９、主メモ
１Ｊ２Ｂから送信バッファメモリ２８に送信データの書
込みが終了したことを検出後、送信伝送路アクセス制御
部２７に対して送信要求起動を行う送信バッファメモリ
制御部２人を備えている。
１図はデータの送信機能と受信機能を有するノード１０
とノード１１が双方向性通信を行うために、ノード１０
がノードＩＩＫデータを送信する伝送路１２と、ノード
１０がノード１１からデータを受信する伝送路１３から
成るデータ伝送システムの構成図である。第２図は、各
ノードの送受信制御部の構成図である。各ノードは、受
信データのノードアドレス判定と伝送誤シ検出を行う受
信伝送路アクセス制御部２２、データ伝送路から受信し
たデータを蓄積するための受信バックアメモリ２３、デ
ータ伝送路から受信したデータのデータ長をカウントし
て、このデータ長を保持するための受信データカウント
レジスタ２４、受信バッファメモリ２３に蓄積された受
信データを主メモリ２ＢへＤＭＡ転送するための受信Ｄ
ＭＡ回路２５、受信バッファメモリ２３に受信データの
書込がが終了したことを検出後、受信バッファメモリ２
３内に蓄積されている受信データを受信データカウント
レジスタ２４に保持されているデータ長だけ主メモＩＪ
２ ＢへＤＭＡ転送する制御を行う受信バッファ制御
部２６、送信伝送路にデータを送信するための送信権を
獲得後、送信データに伝送誤り検出符号の付加を行い、
送信バッファメモリから送信データを読み出してデータ
伝送路に送信するための送信伝送路アクセス制御部２７
、送信データを蓄積するための送信バッファメモリ２８
、主メモリ内にある送信データを送信バッファメモリ２
８にＤＭＡ転送するための送信ＤＭＡ回路２９、主メモ
１Ｊ２Ｂから送信バッファメモリ２８に送信データの書
込みが終了したことを検出後、送信伝送路アクセス制御
部２７に対して送信要求起動を行う送信バッファメモリ
制御部２人を備えている。
相手ノードから受信送路２０を経て受信したデータは、
受信伝送路アクセス制御部２２においてノードアドレス
及び伝送誤りのチェックが行われ、伝送誤りがない場合
は、受信データを受信バッファメモリ２３に書込んで蓄
積するとともに、受信データのデータ長をカウントして
、受信データの受信バックアメモリ２３への書込みが終
了した時点で、受信データのデータ長を受信データカウ
ントレジスタ２４に保持する。同時に、受信バッファ制
御部２６は、受信データの受信バックアメモリ２３への
書込みが終了したことを検出後、受信ＤＭＡ回路２５に
対して、受信ＤＭＡ起動を行い、受信データカウントレ
ジスタ２４に保持されているデータ長だけ受信バッファ
メモリ２３内の受信データを主メモリ２ＢへＤＭＡ転送
し、この受信ＤＭＡ転送が終了すると受信制御プログラ
ムに対して受信終了の要因で割込みを発生し、受信動作
を完了する。
受信伝送路アクセス制御部２２においてノードアドレス
及び伝送誤りのチェックが行われ、伝送誤りがない場合
は、受信データを受信バッファメモリ２３に書込んで蓄
積するとともに、受信データのデータ長をカウントして
、受信データの受信バックアメモリ２３への書込みが終
了した時点で、受信データのデータ長を受信データカウ
ントレジスタ２４に保持する。同時に、受信バッファ制
御部２６は、受信データの受信バックアメモリ２３への
書込みが終了したことを検出後、受信ＤＭＡ回路２５に
対して、受信ＤＭＡ起動を行い、受信データカウントレ
ジスタ２４に保持されているデータ長だけ受信バッファ
メモリ２３内の受信データを主メモリ２ＢへＤＭＡ転送
し、この受信ＤＭＡ転送が終了すると受信制御プログラ
ムに対して受信終了の要因で割込みを発生し、受信動作
を完了する。
以上説明したように、本発明はデータ伝送システムの各
ノードの受信バッファ制御部に受信データのデータ長を
カウントする回路と、データの受信が終了した時点で、
受信データのデータ長カウント回路により計数したデー
タ長を保持する受信データカウントレジスタを設けるこ
とにより、データ伝送路から受信したデータのデータ長
が受信データ毎に可変長になった場合でも、受信制御プ
ログラムは、データを受信する前にあらかじめ受信ＤＭ
Ａの起動を設定しておけば、データを受信する毎に受信
バッファメモリ内の受信データに含まれている受信デー
タ長を読み取らなくても、受信バッファ制御部が受信デ
ータカウントレジスタに保持した受信データ長だけ受信
ＤＭＡ回路に対して受信バッファメモリ内のデータを主
メモリへＤＭＡ転送の起動を行うので、データ伝送路に
伝送されるデータには、データ長を表わす情報は不要で
あり、また受信制御プログラムには、受信データ毎にデ
ータ長を読み取り、受信ＤＭＡの設定を行うことが不要
なため、受信制御プログラムの受信制御に要する処理時
間が短縮できる効果がある。
ノードの受信バッファ制御部に受信データのデータ長を
カウントする回路と、データの受信が終了した時点で、
受信データのデータ長カウント回路により計数したデー
タ長を保持する受信データカウントレジスタを設けるこ
とにより、データ伝送路から受信したデータのデータ長
が受信データ毎に可変長になった場合でも、受信制御プ
ログラムは、データを受信する前にあらかじめ受信ＤＭ
Ａの起動を設定しておけば、データを受信する毎に受信
バッファメモリ内の受信データに含まれている受信デー
タ長を読み取らなくても、受信バッファ制御部が受信デ
ータカウントレジスタに保持した受信データ長だけ受信
ＤＭＡ回路に対して受信バッファメモリ内のデータを主
メモリへＤＭＡ転送の起動を行うので、データ伝送路に
伝送されるデータには、データ長を表わす情報は不要で
あり、また受信制御プログラムには、受信データ毎にデ
ータ長を読み取り、受信ＤＭＡの設定を行うことが不要
なため、受信制御プログラムの受信制御に要する処理時
間が短縮できる効果がある。
第１図は、２つのノードが双方向性通信を行うためにデ
ータ伝送路で接続されたデータ伝送システムの構成図、
第２図は本発明の一実施例を示す構成図である。 ２０・・・・・・受信系伝送路、２１・・・・・・送信
系伝送路、２２・・・・・・受信伝送路アクセス制御部
、２３・・・・・・受信バッファメモリ、２４・・・・
・・受信データカウントレジスタ、２５・・・・・・受
信ＤＭＡ回路、２６・・・・・・受信バッファ制御部、
２７・・・・・・送信伝送路アクセス制御部、２８・・
・・・・送信バックアメモリ、２９−・・・・・送信Ｄ
ＭＡ回路、２人・・・・・・送信バッファ制御部、／−
一＼ ２Ｂ・・・・・・主メモリ、２Ｃ・・・・・・主制御部
。、−代理人 弁理士 内 原 普コノ弗 １
回
ータ伝送路で接続されたデータ伝送システムの構成図、
第２図は本発明の一実施例を示す構成図である。 ２０・・・・・・受信系伝送路、２１・・・・・・送信
系伝送路、２２・・・・・・受信伝送路アクセス制御部
、２３・・・・・・受信バッファメモリ、２４・・・・
・・受信データカウントレジスタ、２５・・・・・・受
信ＤＭＡ回路、２６・・・・・・受信バッファ制御部、
２７・・・・・・送信伝送路アクセス制御部、２８・・
・・・・送信バックアメモリ、２９−・・・・・送信Ｄ
ＭＡ回路、２人・・・・・・送信バッファ制御部、／−
一＼ ２Ｂ・・・・・・主メモリ、２Ｃ・・・・・・主制御部
。、−代理人 弁理士 内 原 普コノ弗 １
回
Claims (1)
- データの送信機能と受信機能を有する２つのノードを双
方向性通信を行うために送信伝送系と受信伝送系から成
るデータ伝送路により接続して対向通信を行うデータ伝
送システムにおいて、各ノードに受信データのノードア
ドレス判定と伝送誤り検出を行う手段と、受信データを
蓄積するための受信バッファメモリと、受信データのデ
ータ長をカウントする手段と、前記受信データカウント
手段により計数した受信データ長を保持するための受信
データカウントレジスタと、受信バッファメモリ内にあ
る受信データを主メモリにＤＭＡ転送する手段と、デー
タ伝送路から受信バッファメモリに受信データの蓄積が
終了したことにより前記受信データを受信バッファメモ
リから主メモリにＤＭＡ転送するための受信ＤＭＡ起動
を行う手段と、送信データを蓄積するための送信バッフ
ァメモリと、主メモリ内にある送信データを送信バッフ
ァメモリにＤＭＡ転送する手段と、主メモリから送信バ
ッファメモリへの送信データのＤＭＡ転送が終了したこ
とにより、前記送信データを送信バッファメモリからデ
ータ伝送路に送信要求起動を行う手段と、送信データに
送信先ノードアドレスと伝送誤り検出符号の付加を行う
手段を設け、前記ノードがデータ伝送路からデータを受
信した場合はあらかじめ受信ＤＭＡコマンドにより設定
しておいた受信バッファメモリから主メモリへのＤＭＡ
転送が、受信バッファメモリに受信データの蓄積と受信
データカウントレジスタに受信データ長の保持が終了し
たことにより起動され、受信データのデータ長が受信デ
ータ毎に可変長になった場合でも、前記受信データカウ
ントレジスタに保持された受信データ長だけ、受信バッ
ファメモリ内のデータを主メモリへＤＭＡ転送すること
を特徴とするデータ伝送システムにおける受信制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017135A JPS62174852A (ja) | 1986-01-28 | 1986-01-28 | デ−タ伝送システムにおける受信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017135A JPS62174852A (ja) | 1986-01-28 | 1986-01-28 | デ−タ伝送システムにおける受信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174852A true JPS62174852A (ja) | 1987-07-31 |
| JPH0476148B2 JPH0476148B2 (ja) | 1992-12-02 |
Family
ID=11935579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61017135A Granted JPS62174852A (ja) | 1986-01-28 | 1986-01-28 | デ−タ伝送システムにおける受信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174852A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120656A (ja) * | 1987-11-04 | 1989-05-12 | Nec Corp | 送受信データ処理装置 |
| JPH04233055A (ja) * | 1990-06-29 | 1992-08-21 | Digital Equip Corp <Dec> | 端末装置サーバアーキテクチャ |
-
1986
- 1986-01-28 JP JP61017135A patent/JPS62174852A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120656A (ja) * | 1987-11-04 | 1989-05-12 | Nec Corp | 送受信データ処理装置 |
| JPH04233055A (ja) * | 1990-06-29 | 1992-08-21 | Digital Equip Corp <Dec> | 端末装置サーバアーキテクチャ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476148B2 (ja) | 1992-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0676695B1 (en) | Clock fault detection circuit | |
| US5664223A (en) | System for independently transferring data using two independently controlled DMA engines coupled between a FIFO buffer and two separate buses respectively | |
| EP0676700A1 (en) | Method and apparatus for managing packet fifos | |
| KR880001167B1 (ko) | 외부 기억 장치 제어용 회로 | |
| JPH0476148B2 (ja) | ||
| JPS62175043A (ja) | ル−プ型通信システムにおける送受信制御方式 | |
| EP0676697A1 (en) | Message data error detection circuit | |
| JPH0115100B2 (ja) | ||
| KR101371506B1 (ko) | 프로세서간 데이터 처리 시스템에서 교착상태 회피 방법 | |
| JPS6256545B2 (ja) | ||
| JP2945123B2 (ja) | 通信システム | |
| JPS6240558A (ja) | 通信処理装置 | |
| JPH02257237A (ja) | バス結合装置 | |
| JPS61165160A (ja) | バス制御方式 | |
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPS6159944A (ja) | 順序番号チエツク方式 | |
| JPH01116747A (ja) | キャッシュｌｓｉ | |
| JPH02297650A (ja) | 受信装置 | |
| JPH01125627A (ja) | モジュール異常チェック方式 | |
| JPH0399337A (ja) | データ処理ユニットの診断方法、データ処理ユニット、データ処理システム | |
| JPH0324601A (ja) | 制御方法 | |
| JPS62138921A (ja) | デ−タ・オ−バラン発生位置認識装置 | |
| JPH07107137A (ja) | 多重伝送システムの通信方法及びその装置 | |
| JPH0199138A (ja) | 情報履歴記憶装置 | |
| JPH086870A (ja) | データ転送装置 |