JPS62174862A - マルチプロセツサによる制御装置 - Google Patents

マルチプロセツサによる制御装置

Info

Publication number
JPS62174862A
JPS62174862A JP1486086A JP1486086A JPS62174862A JP S62174862 A JPS62174862 A JP S62174862A JP 1486086 A JP1486086 A JP 1486086A JP 1486086 A JP1486086 A JP 1486086A JP S62174862 A JPS62174862 A JP S62174862A
Authority
JP
Japan
Prior art keywords
control
information
processor
plant
man
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1486086A
Other languages
English (en)
Inventor
Kazuko Takahara
高原 和子
Atomi Noguchi
野口 跡見
Shoji Kumagami
熊耳 昭二
Takemitsu Yashiro
矢代 武光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industry and Control Solutions Co Ltd
Original Assignee
Hitachi Engineering Co Ltd Ibaraki
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd Ibaraki, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd Ibaraki
Priority to JP1486086A priority Critical patent/JPS62174862A/ja
Publication of JPS62174862A publication Critical patent/JPS62174862A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマルチプロセッサによる制御装置に係り、特に
共有記憶装置を備えたものに好適なマルチプロセッサに
よる制御装置に関する。
〔発明の背景〕
第6図は従来のマルチプロセッサによる制御装置を示す
ブロック図である。ここに示す例は、プラント内の成る
制御対象(A)21及び制御対象(B)の制御を行うも
のである。第6図において、1はプロセッサ(A)、2
はプロセッサ(B)、3はプロセッサ1及び2のいずれ
からもアクセス可能な共有記憶装置、4はプロセッサ1
が専有する個有記憶装置、5はプロセッサ2が専有する
個有記憶装置、6はプロセッサ1に接続されるインター
フェースバス、7はプロセッサ2に接続されるインター
フェイスバス、8は制御対象(A) 21とバス6を結
合するプロセス入出力装置、9はキーボード18とバス
6を結合するキーボードインターフェイス、10はCR
T、11はCRTIOとバス7を結合するCRTインタ
ーフェイス、12はキーボード、13はキーボード12
とバス7を結合するキーボードインターフェイス、14
はプリンタ、15はプリンタ14とバス7を結合するプ
リンタインターフェイス、16はCRT、17はCRT
16とバス6を結合するCRTインターフェイス、18
はキーボード、19はプリンタ、20はプリンタ19と
バス6を結合するプリンタインターフェイス、21は制
御対象(A)、22は制御対象(B)、23は制御対象
22とバス7を結合するプロセス入出力装置である。
プロセッサ1は制御対象21、プロセッサ2は制御対象
22の制御を行う。プロセッサ1.2はそれぞれのプロ
セス入出力装@B、23を介し。
制御対象21.22のプラント情報を取込み、演算処理
等により制御情報を作成し、制御対象21゜22に制御
情報を出力する。また各プロセス1゜2は、プラント情
報及び制御情報を表示装置であるCRTIO,16,出
力装置であるプリンター14.19に出力し、或いはオ
ペレーション・ガイダンスを表示する等の、マンマシン
・コミュニケーションを実行する。
さらに、プロセッサ1、プロセッサ2は1個々の個有記
憶装置4,5の他に相方からアクセスできる共有記憶装
置3を持ち、必要なプラント情報及び制御情報を互いに
読み書きすることができる。
このような共有記憶装置3を持つシステムは従来より一
般的に用いられているものであり、例えば特開昭56−
14364号公報に示されているように、2台のオンラ
インプロセッサが共有記憶装置と同時に交信を行うもの
がある。
しかしながら、第6図に示されるような制御装置によれ
ば、共有記憶iff!3上で2台のプロセッサによって
互いに情報の言送を行うため1重要な制御情報が誤って
書換えられるという危険性がある。また、一般にマンマ
シン・コミュニケーション用のソフトウェアは繁雑にな
らざるを得ないため、プロセッサがプラント制御とマン
マシン(プラントデータからユーザが要求する情報を編
集してユーザに提供する処理)を共に処理する場合には
、制御用ソフトウェアの信調性を高めることは固層であ
る。
〔発明の目的〕
本発明の目的は、共有記憶装置に対して制御情報が誤っ
て書き換えられるのを防止し、制御用ソフトウェアの信
頼性向上を可能にするマルチプロセッサによる制御装置
を提供することにある。
〔発明の概要〕
本発明は上記目的を達成すべく、プラント制御用、マン
マシン・コミュニケーション用に機能を完全分離したマ
ルチプロセッサシステムの共有記憶装置に対し1通常は
マンマシン用プロセッサ側からの書込みを行わず、読出
しのみを行うようにしたものである。
〔発明の実施例〕
以下、本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。尚
、第1図においては、第6図と同一物であるものには同
一引用数字を用いたので重複する説明は省略する。
2台のプロセッサは、プラント制御用のプロセッサIB
とマンマシン・コミュニケーション用のプロセッサ2B
として機能を完全に分前する。制御用プロセッサIBは
、プロセス入出力装置i!8を介してプラント情報を取
込み、制御情報を出力する。同時にプラント情報、制御
情報を共有記憶装置3に書込む機能を持っている。
一方、マンマシン用プロセッサ2Bは、共有記憶装置3
よりプラント情報、制御情報を読出し、編集して、各イ
ンターフェイスを介しCRTIO及びプリンター14に
出力する。ここで、処理の複雑冗長なマンマシン側が制
御側の情報を誤って破壊あるいは書換えるのを防ぐため
に、マンマシン側は共有記憶装置3の情報を読出すのみ
で、共有記憶装置l!3への杏込みは行わないこととす
る。
以上の制御側、マンマシン側それぞれの処理フローの概
要を第2図に示す。
制御用プロセッサIBは、プラント情報取込から制御情
報出力までの一連の処理を、マンマシン処理の繋雑さに
わずられされることなしに、短周期で繰返すことができ
る。
マンマシン側゛よ、共有記憶装置3より情報を読出し編
集して出力する処理の他、オペレーション・ガイダンス
・キーボード12からのオペレータの指示入力等のコミ
ュニケーション処理を行う。
制御用プロセッサIBは共有記憶袋!!!3へ情報の書
込みのみ、あるいは書込みと読出しを行い、マンマシン
用プロセッサ2Bは読出しのみを行い。
書込みは行わない。これにより、マンマシン側からの情
報の誤記入を防ぐことができ、制御の信頼性を大幅に向
上させることができる。
しかしながら、プラント制御システムにおいては、制御
中にオペレータが制御定数など、制御にかかわる設定値
を変更する必要を生じることがある。このような要求が
ある場合には、マンマシン用プロセッサ2B側からの共
有記憶袋!!!3への書込を許可することとする。
そのために、第1図に示すように、制御用プロセッサI
B側に制御定数変更要求用のキースイッチ割込入力装!
!25を設ける。
設定値を変更したい場合、オペレータはまず、マンマシ
ン用プロセッサ2B側でCRTIOに設定値を表示し、
キーボード12の入力操作等により設定値の変更を行う
、この時点では、設定値の変更はマンマシン用プロセッ
サ2Bの個有記憶袋ff!5上のみで行われる。
次に、オペレーターは制御用プロセッサIB側で設定値
変更要求用のキースイッチ割込入力装置25をONする
。これにより、制御用プロセッサ側では設定値変更処理
が起動され、マンマシン用プロセッサ2B側から共有記
憶袋!!3を介し、変更された設定値が読出される。
第3図は設定値変更処理を示すフローチャートである。
制御用プロセッサIB側では、共有記憶装v13上の変
更要求フラグをONすることにより、マンマシン用プロ
セッサ2側に変更要求があることを通知する。マンマシ
ン側では、オペレーターからの設定値の書換え終了後、
変更要求フラグを常時監視し、フラグONを確認したな
ら、変更のあった設定値の総数、及びそれらの設定値の
固有番号と変更された値とを共有記憶袋[3に書込む。
ここで設定値の固有番号と・は、全ての設定値に1対1
で対応付けられた識別番号である。変更値書込後、マン
マシン側は変更要求フラグをOFFすることにより、制
御側に書込完了を通知する。
制御側は、変更要求フラグのOFFを確認し、変更値を
取出し、自己の個有記憶装置上の設定値を書換える。
次に、共有記憶袋M3を介しての情報の書込み及び読出
し処理の具体例を第4図に基づいて説明する。
共有記憶装置1!3上では、各情報がアドレスと1対1
に対応づけられている。制御用プロセッサIBとマンマ
シン用プロセッサ2Bのソフトウェアはそれぞれこの対
応を認識しており、制御側は情報を共有記憶装置3の対
応するアドレスに書込み、マンマシン側は必要な情報を
アドレス対応で読出す。情報の書込み、読出しをそれぞ
れ常に一定周期で行う場合には一般にこのような方法を
用いる。
プラント情報、制御情報に変化が生じた場合に、その変
化にあった情報のみを送受信する場合には第5図のよう
な方法が有効である。
情報は共有記憶装置3のアドレスと1対1に対応づけら
れるのではなく、情報固有の名称(一般的には情報番号
)と対応づけられる0例えば、水位は番号1、圧力は番
号5.というように識別される。
制御側は、変化情報書込フラグがOFFであることを確
認し、変化のあった情報の総数、及び、これらの情報と
情報番号とを共有記憶装置3に書込む。その後、変化情
報書込フラグをONすることにより、変化情報を書込ん
だことをマンマシン側に通知する。
マンマシン側は変化情報書込フラグを監視し。
ONを確認後、変化情報と情報番号を読出す。続出完了
後、変化情報書込フラグを○FFL、、情報を読出した
ことを制御側に通知する。
〔発明の効果〕
以上説明したように本発明によれば、制御用、マンマシ
ン用に完全に機能を分離した2台のプロセッサが共有す
る記憶装置に対し、マンマシン用プロセッサ側か書込を
行わないようにしたため、制御側への誤介入を防止し、
プラント制御の信頼性を高めるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
通常プラント制御時の処理を示すフローチャート、第3
図は設定値に変更要求が有った場合の処理を示すフロー
チャート、第4図は共有記憶袋[3を介しての情報の書
込み及び読出し処理を示す説明図、第5図は制御情報に
変化が生じた場合の処理を示すフローチャート、第6図
は従来のマルチプロセッサによる制御装置を示すブロッ
ク図である。 1B・・・プラント制御用プロセッサ、2・・・マンマ
シン用プロセッサ、3・・・共有記憶装置、4,5・・
・個有記憶装置、6.7・・・インターフェイスバス、
8・・・プロセス入出力装置、10・・・CRT、11
・・・CRTインターフェイス、12・・・キーボード
、13・・・キーボードインターフェイス、14・・・
プリンタ、15・・・プリンタインターフェイス、21
・・・制御対象、25・・・キースイッチ割込入力装置

Claims (1)

  1. 【特許請求の範囲】 1、プラントの制御のみを相当する第1のプロセッサと
    、プラント制御以外の処理を担当する第2のプロセッサ
    と、これらプロセッサに共有される読み書き可能な共有
    記憶装置を備えた制御装置において、前記共有記憶装置
    に対する通常時における前記第2のプロセッサによる書
    込みを禁止する手段を設けたことを特徴とするマルチプ
    ロセッサによる制御装置。 2、前記書込み禁止をスイッチ操作によつて任意に解除
    可能な割込み手段を設けたことを特徴とする特許請求の
    範囲第1項に記載のマルチプロセッサによる制御装置。
JP1486086A 1986-01-28 1986-01-28 マルチプロセツサによる制御装置 Pending JPS62174862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1486086A JPS62174862A (ja) 1986-01-28 1986-01-28 マルチプロセツサによる制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1486086A JPS62174862A (ja) 1986-01-28 1986-01-28 マルチプロセツサによる制御装置

Publications (1)

Publication Number Publication Date
JPS62174862A true JPS62174862A (ja) 1987-07-31

Family

ID=11872780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1486086A Pending JPS62174862A (ja) 1986-01-28 1986-01-28 マルチプロセツサによる制御装置

Country Status (1)

Country Link
JP (1) JPS62174862A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587204A (en) * 1978-12-26 1980-07-01 Komatsu Ltd Sequential controller
JPS58159167A (ja) * 1982-03-17 1983-09-21 Toshiba Corp マルチプロセツサシステム
JPS59116805A (ja) * 1982-12-24 1984-07-05 Hitachi Ltd シ−ケンス制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587204A (en) * 1978-12-26 1980-07-01 Komatsu Ltd Sequential controller
JPS58159167A (ja) * 1982-03-17 1983-09-21 Toshiba Corp マルチプロセツサシステム
JPS59116805A (ja) * 1982-12-24 1984-07-05 Hitachi Ltd シ−ケンス制御装置

Similar Documents

Publication Publication Date Title
EP0059758A1 (en) Numerical control unit
JPS62174862A (ja) マルチプロセツサによる制御装置
JPS59142610A (ja) ストア−ド・プログラム式制御装置
US4630194A (en) Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte
EP0306535A1 (en) Processor for plc and plc
JP3480957B2 (ja) メモリのプログラミング装置
JPH07152585A (ja) 優先順位制御モニタシステム
JP2776443B2 (ja) プログラマブルコントローラ
JPS6020779B2 (ja) 複合形電子計算機システム
JPS58172703A (ja) プロセス制御装置
JP2914538B2 (ja) プログラマブルコントローラ
JPH08179991A (ja) プログラマブルコントローラ
JPH10268923A (ja) 数値制御装置
JPH06195113A (ja) プログラマブルコントローラ
JPS62131339A (ja) 情報処理装置
JP2900073B2 (ja) プログラマブルコントローラシステム
JPS6053330B2 (ja) プログラム書き込み方式
JPH02125303A (ja) ブログラマブル・コントローラ
JPS6238746B2 (ja)
JPS62162110A (ja) 制御装置の自己診断装置
JPS62111326A (ja) デ−タ処理装置におけるマン・マシンインタフエ−ス装置
WO2020039810A1 (ja) プログラミング支援装置、プログラミング支援方法、およびプログラム
JPH01111239A (ja) エラー表示方式
JPH0545978B2 (ja)
JPS61228532A (ja) 2項デ−タメモリ