JPS62174972A - 両面ゲ−ト型静電誘導サイリスタ - Google Patents
両面ゲ−ト型静電誘導サイリスタInfo
- Publication number
- JPS62174972A JPS62174972A JP61150123A JP15012386A JPS62174972A JP S62174972 A JPS62174972 A JP S62174972A JP 61150123 A JP61150123 A JP 61150123A JP 15012386 A JP15012386 A JP 15012386A JP S62174972 A JPS62174972 A JP S62174972A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- voltage
- electrode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
- H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、大電流領域で高速度のスイッチングを行なう
両面ゲート型静電誘導サイリスクに関する。
両面ゲート型静電誘導サイリスクに関する。
ソース前面に現れる電位障壁をグー１〜電圧及びドレイ
ン電圧により制御して、ソースからのキャリア注入量を
制御し、不飽和型電流電圧特性を示す静電誘導トランジ
スタ（以下ＳＩＴと称す。）は、大電流が流せて変換コ
ンダクタンスが大きく、しかも耐圧を大きくすることが
容易であり、ゲートの静電容量す小さくできて、大電力
高周波動作が行なえる。接合型ＳＩＴには、二つの動作
モードが存在する。ゲートをソースと同電位に保ったと
きに、導通状態にあり、主動作状態でゲートに逆方向バ
イアスを加えて動作させるモード（ノーマリオン型）と
、ゲートをソースとＩ２１電位に保ったときに、遮断状
態にあり、ゲートに順方向バイアスを加えて導通状態に
するモード（ノーマリオフ型）とである。ゲートを順方
向バイアスして動作させる場合には、必然的にゲートか
らチャンネルに少数キャリアが注入される。勿論、適度
のチャンネルへの少数キャリアの注入は、ソースからの
多数キャリアの注入効率を高めて、変換コンダクタンス
、電流利得を大きくして有効に動くが、過度に少数キャ
リアが注入されると、チャンネル中での過剰少数キャリ
アの蓄積効果が顕著になって、動作速度の低下をもたら
す事になる。
ン電圧により制御して、ソースからのキャリア注入量を
制御し、不飽和型電流電圧特性を示す静電誘導トランジ
スタ（以下ＳＩＴと称す。）は、大電流が流せて変換コ
ンダクタンスが大きく、しかも耐圧を大きくすることが
容易であり、ゲートの静電容量す小さくできて、大電力
高周波動作が行なえる。接合型ＳＩＴには、二つの動作
モードが存在する。ゲートをソースと同電位に保ったと
きに、導通状態にあり、主動作状態でゲートに逆方向バ
イアスを加えて動作させるモード（ノーマリオン型）と
、ゲートをソースとＩ２１電位に保ったときに、遮断状
態にあり、ゲートに順方向バイアスを加えて導通状態に
するモード（ノーマリオフ型）とである。ゲートを順方
向バイアスして動作させる場合には、必然的にゲートか
らチャンネルに少数キャリアが注入される。勿論、適度
のチャンネルへの少数キャリアの注入は、ソースからの
多数キャリアの注入効率を高めて、変換コンダクタンス
、電流利得を大きくして有効に動くが、過度に少数キャ
リアが注入されると、チャンネル中での過剰少数キャリ
アの蓄積効果が顕著になって、動作速度の低下をもたら
す事になる。
本願発明者が提案した分割ゲート型５ＩＴ（特許第１３
０２７２７号（特公昭６０−２０９１０号） ［静電誘
導トランジスタ及び半導体集積回路」、特許第１２３６
１６３＠（特公昭５９−１２０１７号）「半導体集積回
路」、特許第１２４７０５４号〈特公昭５９−２１１７
６号）「静電誘導トランジスタ半導体集積回路」、特許
第１２３１８２７号（特公昭５９−８０６８号）「半導
体集積回路」に詳述）は、上述した過剰少数キャリアの
蓄積効果を無くして、しかも変換コンダクタンスを殆ん
ど小さくすることになく、ゲートの静電容量を小さくし
ており、高速度動作にぎわめて適している。分割ゲート
構造は、静電誘導サイリースタにももちろん有効である
。
０２７２７号（特公昭６０−２０９１０号） ［静電誘
導トランジスタ及び半導体集積回路」、特許第１２３６
１６３＠（特公昭５９−１２０１７号）「半導体集積回
路」、特許第１２４７０５４号〈特公昭５９−２１１７
６号）「静電誘導トランジスタ半導体集積回路」、特許
第１２３１８２７号（特公昭５９−８０６８号）「半導
体集積回路」に詳述）は、上述した過剰少数キャリアの
蓄積効果を無くして、しかも変換コンダクタンスを殆ん
ど小さくすることになく、ゲートの静電容量を小さくし
ており、高速度動作にぎわめて適している。分割ゲート
構造は、静電誘導サイリースタにももちろん有効である
。
本発明の目的は、分割ゲート構造を導入しＩ〔大電流の
高速スイッチングを行なうことのできる両面ゲート型静
電誘導サイリスタを提供することにある。
高速スイッチングを行なうことのできる両面ゲート型静
電誘導サイリスタを提供することにある。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の両面ゲート型静電誘導サイリスクの一
実施例の断面図である。
実施例の断面図である。
ｎｔｌｉｉ或１はカソード、ｏ”Ｆ 領［２，３はそ
れぞれカソード側の電子注入を制御する駆動ゲート、固
定電位領域、ロー 領１４及びｐ−″ 領域１４はそれ
ぞれカソード側及びゲート側のチャンネル領域、ｐ千ｆ
１域１１はアノード、−領域１２．１３はそれぞれアノ
ード側のホール注入を制御する駆動ゲート及び固定電位
ゲート、１’ 、２’ 、１１’ 、 １２’
は、それぞれ八２、ＭＯ等の金属もしくは低抵抗ポリシ
リコンからなるカソード、カソード側の駆動ゲート、ア
ノード及びアノード側の駆動ゲートの電穫である。領域
６は、Ｓｉ ０２．Ｓｉ 、Ｎ４、△Ｌ２０３ 等の
絶縁層もしくは、これらを複数個組み合せた複合絶縁層
である。各領域の不純物密度は、（−ｔＬソｎ、１．１
１カ１０” ７”Ｊ至１０２′ｃｎ＋−’程度、２．３
．１２．１３は１０ 乃至１０２′ｃｍ−３程度、４．
１４は１０” Ｔ′Ｊ至１０１６ ｃｌｌｌ−’程度と
すれば良い。駆０３ゲートと固定電位ゲー１−にはさま
れるチャンネルの幅は、同定電位ゲートに与える電圧に
よって異なるが、駆動ゲートの電位がカソード及びアノ
ードと同電位のとき、チャンネルが両方のゲートから延
びる空乏層によって完全におおわれて、ある程度の電位
障壁ができて、遮断状態にあるように選ばれる。
れぞれカソード側の電子注入を制御する駆動ゲート、固
定電位領域、ロー 領１４及びｐ−″ 領域１４はそれ
ぞれカソード側及びゲート側のチャンネル領域、ｐ千ｆ
１域１１はアノード、−領域１２．１３はそれぞれアノ
ード側のホール注入を制御する駆動ゲート及び固定電位
ゲート、１’ 、２’ 、１１’ 、 １２’
は、それぞれ八２、ＭＯ等の金属もしくは低抵抗ポリシ
リコンからなるカソード、カソード側の駆動ゲート、ア
ノード及びアノード側の駆動ゲートの電穫である。領域
６は、Ｓｉ ０２．Ｓｉ 、Ｎ４、△Ｌ２０３ 等の
絶縁層もしくは、これらを複数個組み合せた複合絶縁層
である。各領域の不純物密度は、（−ｔＬソｎ、１．１
１カ１０” ７”Ｊ至１０２′ｃｎ＋−’程度、２．３
．１２．１３は１０ 乃至１０２′ｃｍ−３程度、４．
１４は１０” Ｔ′Ｊ至１０１６ ｃｌｌｌ−’程度と
すれば良い。駆０３ゲートと固定電位ゲー１−にはさま
れるチャンネルの幅は、同定電位ゲートに与える電圧に
よって異なるが、駆動ゲートの電位がカソード及びアノ
ードと同電位のとき、チャンネルが両方のゲートから延
びる空乏層によって完全におおわれて、ある程度の電位
障壁ができて、遮断状態にあるように選ばれる。
チャンネルの不純物密度、ゲートの不純物密度によって
異なるわけで、チャンネルの不純物密度が高いぽど、チ
ャンネル幅は通常狭くしなければならない。カソード、
アノード間隔は、ソース、ドレイン間の電子の走行時間
が、動作の周波数特性を劣化させない程度の長さにすれ
ばよい。たとえば、１０ｓｅｃのスイッチング速度を得
るのであれば２０μｍ程度以下にすればよい。固定電位
ゲート３及び１３はカソード１あるいはアノード１１と
直結でも、また所定の逆方向バイアス（この場合には、
負電圧）でもかまわない。また、駆動ゲート２及び１２
の動作電圧ちＯと順方向バイアス（この場合には、正電
圧）だけに限るわけではなく、逆方向ゲートバイアスに
しておいて、Ｏバイアスに戻してもよいわけである。し
かし、通常は駆動ゲートバイアス零で遮断、所定の順方
向バイアスを加えて初めて導通になるようにする方が使
い易いことが多い。例えば駆動ゲートに所定の順方向バ
イアスを加えると、カソードから大量に電子及びアノー
ドから正孔が注入される。動作は、電極１′ に対して
電極１１ を正電圧にして、電極２ に順方向電圧（１
′ に対してわずかな正電圧）を印加すると同時に、
電極１２ に順方向電圧（１１′ に対してわずかに負
電圧）を印加すると両方から電子とホールが同時に注入
されるようになって、１ノ と１１′間の電圧は低下し
わずかな保持電圧になる。このとき、ホール及び電子は
殆んどそれぞれの固定電位ゲート３．１３′ に流れ
て駆動ゲートには流れない。遮断時には両方の駆動ゲー
トに加わるバイアスを元に戻せばよい。ゲートがひとつ
しかない片面ゲート型の静電誘導ナイリスタにくらべ、
本発明の両面ゲート型静電誘導サイリスタはターンオン
及びターンオフの時間が著しり短りなり、また保持電圧
も小さくなる。
異なるわけで、チャンネルの不純物密度が高いぽど、チ
ャンネル幅は通常狭くしなければならない。カソード、
アノード間隔は、ソース、ドレイン間の電子の走行時間
が、動作の周波数特性を劣化させない程度の長さにすれ
ばよい。たとえば、１０ｓｅｃのスイッチング速度を得
るのであれば２０μｍ程度以下にすればよい。固定電位
ゲート３及び１３はカソード１あるいはアノード１１と
直結でも、また所定の逆方向バイアス（この場合には、
負電圧）でもかまわない。また、駆動ゲート２及び１２
の動作電圧ちＯと順方向バイアス（この場合には、正電
圧）だけに限るわけではなく、逆方向ゲートバイアスに
しておいて、Ｏバイアスに戻してもよいわけである。し
かし、通常は駆動ゲートバイアス零で遮断、所定の順方
向バイアスを加えて初めて導通になるようにする方が使
い易いことが多い。例えば駆動ゲートに所定の順方向バ
イアスを加えると、カソードから大量に電子及びアノー
ドから正孔が注入される。動作は、電極１′ に対して
電極１１ を正電圧にして、電極２ に順方向電圧（１
′ に対してわずかな正電圧）を印加すると同時に、
電極１２ に順方向電圧（１１′ に対してわずかに負
電圧）を印加すると両方から電子とホールが同時に注入
されるようになって、１ノ と１１′間の電圧は低下し
わずかな保持電圧になる。このとき、ホール及び電子は
殆んどそれぞれの固定電位ゲート３．１３′ に流れ
て駆動ゲートには流れない。遮断時には両方の駆動ゲー
トに加わるバイアスを元に戻せばよい。ゲートがひとつ
しかない片面ゲート型の静電誘導ナイリスタにくらべ、
本発明の両面ゲート型静電誘導サイリスタはターンオン
及びターンオフの時間が著しり短りなり、また保持電圧
も小さくなる。
次に第１図に示した両面ゲート型静電誘導サイリスタの
平面的な構成について述べる。第１図の説明から明らか
なように、それぞれのゲーＩ・はカソード、アノードに
対して相補的な動作をするので以下の８１明は、カソー
ドとカソード側のゲート領域について行なうがアノード
とアノード側のゲート領域についても全く同様である。
平面的な構成について述べる。第１図の説明から明らか
なように、それぞれのゲーＩ・はカソード、アノードに
対して相補的な動作をするので以下の８１明は、カソー
ドとカソード側のゲート領域について行なうがアノード
とアノード側のゲート領域についても全く同様である。
第２図はゲートが駆動ゲートと固定電位ゲートに分割さ
れた分割ゲートを有する両面ゲート型静電誘導サイリス
タの構造例である。第２図（ａ ）、（ｂ ）はそれぞ
れ平面図であり、第２図（Ｃ）は第２図（ａ ）のＡ−
Ａ’線に沿う断面図であり、第２図（ｄ ＞は第２図（
ｂ）のＢ−８／線に沿う断面図である。第２図（ａ ）
乃至（ｄ ）では簡単のために電極配線及びアノード側
の構造は示されていない。ｎ＋領域１はカソード、ｐ＋
領域２．３はそれぞれ駆動ゲート、固定電位ゲート、ｎ
−領域４及びｐ−領域１４はそれぞれチャンネル、１．
２ノ はそれぞれカソード電極及び駆動ゲート電極であ
る。
れた分割ゲートを有する両面ゲート型静電誘導サイリス
タの構造例である。第２図（ａ ）、（ｂ ）はそれぞ
れ平面図であり、第２図（Ｃ）は第２図（ａ ）のＡ−
Ａ’線に沿う断面図であり、第２図（ｄ ＞は第２図（
ｂ）のＢ−８／線に沿う断面図である。第２図（ａ ）
乃至（ｄ ）では簡単のために電極配線及びアノード側
の構造は示されていない。ｎ＋領域１はカソード、ｐ＋
領域２．３はそれぞれ駆動ゲート、固定電位ゲート、ｎ
−領域４及びｐ−領域１４はそれぞれチャンネル、１．
２ノ はそれぞれカソード電極及び駆動ゲート電極であ
る。
第２図（ａ ）は、固定電位ゲートがカソードや駆動ゲ
ートを完全に囲んだ構造になっている。
ートを完全に囲んだ構造になっている。
第２図（ｂ ）では、駆動ゲート電極２ノ と固定電位
ゲート間の静電容量を減らすように固定電位ゲートの一
部に切れ目のある構造になっている。第２図（ｄ ）で
示されるように、カソード電極１ノ は固定電位ゲート
３と直接接触しており、固定電位ゲートがカソードと同
電位に保たれる場合を示している。もちろん、固定電位
ゲートをカソードと同電位にせず、所定の一定バイアス
を与えるようにすることもできる。駆動ゲートの静電容
量をさらに小さくしてしかも電流利得を大きくした、本
発明の両面ゲート型の静電誘導サイリスタの別の実施例
を第３図に示ず。
ゲート間の静電容量を減らすように固定電位ゲートの一
部に切れ目のある構造になっている。第２図（ｄ ）で
示されるように、カソード電極１ノ は固定電位ゲート
３と直接接触しており、固定電位ゲートがカソードと同
電位に保たれる場合を示している。もちろん、固定電位
ゲートをカソードと同電位にせず、所定の一定バイアス
を与えるようにすることもできる。駆動ゲートの静電容
量をさらに小さくしてしかも電流利得を大きくした、本
発明の両面ゲート型の静電誘導サイリスタの別の実施例
を第３図に示ず。
第３図（ａ＞は平面図、第３図（ｂ）は八−Ａ′線に沿
う断面図である。駆動ゲート２は円筒状、ソース１は円
環状、固定電位ゲート３は所要の全面にわたっている。
う断面図である。駆動ゲート２は円筒状、ソース１は円
環状、固定電位ゲート３は所要の全面にわたっている。
第３図のように、円筒、円環状に構成されたときが、も
っとも小さな駆動ゲートでもつとも広いチャンネルを制
御できることになって、駆動ゲートの静電容量が小さく
、電流利得が大きい。チャンネルに注入される少数キャ
リアは、ただちに固定電位ゲートから吸い出されるから
、少数キャリアの蓄積効果はほとんどなく、極めてスイ
ッチング速度は速くなる。カソード電極１′は絶縁層６
を介して固定電位ゲ・−トと対抗するが、通常カソード
と固定電位ゲートは直結されるかあるいは一定電位に保
たれるから、雨音間の容量が増加することは動作にまっ
たく影響しない。通常スイッチング動作のときは、カソ
ード接地の回路で行なわれることも、前述のことを一苦
確かにする。動作は第２図の例と殆んど同様である。
っとも小さな駆動ゲートでもつとも広いチャンネルを制
御できることになって、駆動ゲートの静電容量が小さく
、電流利得が大きい。チャンネルに注入される少数キャ
リアは、ただちに固定電位ゲートから吸い出されるから
、少数キャリアの蓄積効果はほとんどなく、極めてスイ
ッチング速度は速くなる。カソード電極１′は絶縁層６
を介して固定電位ゲ・−トと対抗するが、通常カソード
と固定電位ゲートは直結されるかあるいは一定電位に保
たれるから、雨音間の容量が増加することは動作にまっ
たく影響しない。通常スイッチング動作のときは、カソ
ード接地の回路で行なわれることも、前述のことを一苦
確かにする。動作は第２図の例と殆んど同様である。
第１図で領域１と領域２．３及び領域１１と領域１２．
１３とは分離されて示されているが、もちろん直接接触
していてもよい。第１図でそれぞれ１と１１とが対向す
る例が示されているが、こうする必要はかならずしもな
い。
１３とは分離されて示されているが、もちろん直接接触
していてもよい。第１図でそれぞれ１と１１とが対向す
る例が示されているが、こうする必要はかならずしもな
い。
第１図、第２図、第３図で駆動ゲートと固定電位ゲート
の表面からの深さは、殆／νど皆同じ場合の構造を示し
たが、異なっていてもよいことはもちろんである。固定
電位ゲートをより深くすれば、カソード側とアノード側
の駆動ゲートに流れる電流が減少して、電流利得が更に
大きくなる。第１図、第２図、第３図ではカソード・ゲ
ート及びアノード・ゲートがいずれも同一平面上にある
表面配線型構造のものについて断面構造を示したが、さ
らに駆動ゲートの静電容量を減少させ、電流利得を大き
くするために、矩形状、Ｖ字型等の切り込みを設けその
側面に駆動ゲートを設けることもできる。
の表面からの深さは、殆／νど皆同じ場合の構造を示し
たが、異なっていてもよいことはもちろんである。固定
電位ゲートをより深くすれば、カソード側とアノード側
の駆動ゲートに流れる電流が減少して、電流利得が更に
大きくなる。第１図、第２図、第３図ではカソード・ゲ
ート及びアノード・ゲートがいずれも同一平面上にある
表面配線型構造のものについて断面構造を示したが、さ
らに駆動ゲートの静電容量を減少させ、電流利得を大き
くするために、矩形状、Ｖ字型等の切り込みを設けその
側面に駆動ゲートを設けることもできる。
本発明の構造は、従来公知の結晶成長技術、微細加工技
術、選択拡散技術、選択エツチング技術（ドライ・ケミ
カル）、イオン打込み技術等により製造できる。
術、選択拡散技術、選択エツチング技術（ドライ・ケミ
カル）、イオン打込み技術等により製造できる。
チャンネルにキャリアを供給づるカソード及びアノード
を駆動ゲートと固定電位ゲートの間に介在させたユニッ
トを複数個並列に配冒した本発明の両面ゲート型静電誘
導り゛イリスタは、駆動ゲートの静電容量が小さく、チ
ャンネル中のキャリアの蓄積効果が殆んど存在せず、電
流利得が大きく、大電流の高速度スイッチングが行なえ
、その工業的価値はきわめて高い。
を駆動ゲートと固定電位ゲートの間に介在させたユニッ
トを複数個並列に配冒した本発明の両面ゲート型静電誘
導り゛イリスタは、駆動ゲートの静電容量が小さく、チ
ャンネル中のキャリアの蓄積効果が殆んど存在せず、電
流利得が大きく、大電流の高速度スイッチングが行なえ
、その工業的価値はきわめて高い。
第１図は本発明の両面ゲート型静電誘導サイリスタの断
面図、第２図（ａ ）及び（ｂ）は本発明の両面ゲート
型静電誘導サイリスクの構造例の平面図、第２図（ｃ）
は（ａ ）図中Ａ−Ａノ線に沿う断面図、第２図（ｄ
）は（ｂ ）図中Ｂ −Ｂ’ 線に沿う断面図、第３図
（ａ ）は本発明の両面ゲート型の静電誘導サイリスタ
構造例の平面図、第３図（１） ）は（ａ ）図中Ａ−
Ａ′線に沿う断面図である。
面図、第２図（ａ ）及び（ｂ）は本発明の両面ゲート
型静電誘導サイリスクの構造例の平面図、第２図（ｃ）
は（ａ ）図中Ａ−Ａノ線に沿う断面図、第２図（ｄ
）は（ｂ ）図中Ｂ −Ｂ’ 線に沿う断面図、第３図
（ａ ）は本発明の両面ゲート型の静電誘導サイリスタ
構造例の平面図、第３図（１） ）は（ａ ）図中Ａ−
Ａ′線に沿う断面図である。
Claims (2)
- （１）第１導電型の高抵抗領域の一方の表面上に前記第
１導電型の高抵抗領域と同導電型の高不純物密度領域よ
りなる複数個のカソード領域、前記第１導電型の高抵抗
領域とは反対導電型の高不純物密度領域よりなる第１の
ゲート領域を具備し、前記カソード領域の片方のゲート
領域を駆動ゲート領域とし、カソード領域に対して駆動
ゲート領域の反対側のゲート領域を固定電位ゲート領域
とし、前記第１導電型の高抵抗領域の他方の表面に接し
た第２導電型の高抵抗領域の表面上に前記第２導電型の
高抵抗領域と同じ導電型の高不純物密度領域よりなる複
数個のアノード領域、前記第２導電型の高抵抗領域とは
反対導電型の高不純物密度領域よりなる第２のゲート領
域を具備し、前記アノード領域の片方のゲート領域を駆
動ゲート領域とし、アノード領域に対して駆動ゲート領
域の反対側のゲート領域を固定電位ゲート領域とし、前
記第１、第２の駆動ゲート領域それぞれに電極配線をし
、前記第１、第２の固定電位ゲート領域は外部配線しな
いことを特徴とする両面ゲート型静電誘導サイリスタ。 - （２）前記第１の固定電位ゲート領域をカソード領域に
、前記第２の固定電位ゲート領域をアノード領域に電極
により直結することを特徴とする前記特許請求の範囲第
１項記載の両面ゲート型静電誘導サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150123A JPS62174972A (ja) | 1986-06-26 | 1986-06-26 | 両面ゲ−ト型静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150123A JPS62174972A (ja) | 1986-06-26 | 1986-06-26 | 両面ゲ−ト型静電誘導サイリスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP74078A Division JPS5493982A (en) | 1978-01-06 | 1978-01-06 | Electrostatic induction semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174972A true JPS62174972A (ja) | 1987-07-31 |
| JPS633466B2 JPS633466B2 (ja) | 1988-01-23 |
Family
ID=15489983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150123A Granted JPS62174972A (ja) | 1986-06-26 | 1986-06-26 | 両面ゲ−ト型静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174972A (ja) |
-
1986
- 1986-06-26 JP JP61150123A patent/JPS62174972A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS633466B2 (ja) | 1988-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| US5357125A (en) | Power switching semiconductor device including SI thyristor and MOSFET connected in cascade | |
| US5091766A (en) | Thyristor with first and second independent control electrodes | |
| WO1991020096A1 (en) | Gated base controlled thyristor | |
| JPH01218067A (ja) | バイポーラ型半導体スイッチング装置 | |
| JP3119931B2 (ja) | サイリスタ | |
| US5194394A (en) | Thyristor and method of manufacturing the same | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| JPH0793422B2 (ja) | 半導体装置 | |
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| US4558243A (en) | Bidirectional power FET with shorting-channel off state | |
| JPS62174972A (ja) | 両面ゲ−ト型静電誘導サイリスタ | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPH0213937B2 (ja) | ||
| JPH01238062A (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| KR0135589B1 (ko) | 반도체장치 | |
| JP3200328B2 (ja) | 複合半導体装置 | |
| JP3073056B2 (ja) | 静電誘導半導体装置 | |
| JPS6212674B2 (ja) | ||
| JPH02262373A (ja) | 自己消弧型半導体素子 | |
| JPH06252385A (ja) | 静電誘導サイリスタ | |
| JPS5927572A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH01295460A (ja) | 半導体装置 | |
| JP3112376B2 (ja) | 縦型半導体装置 |