JPH0213937B2

JPH0213937B2 -

Info

Publication number: JPH0213937B2
Application number: JP15012286A
Authority: JP
Inventors: Junichi Nishizawa; Tadahiro Oomi
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-06-26
Filing date: 1986-06-26
Publication date: 1990-04-05
Also published as: JPS62174971A

Description

【発明の詳細な説明】本発明は、大電流領域で高速度のスイツチング
を行う静電誘導サイリスタに関する。

ソース前面に現われる電位障壁をゲート電圧及
びドレイン電圧により制御して、ソースからのキ
ヤリア注入量を制御し、不飽和型電流電圧特性を
示す静電誘導トランジスタ（以下SITと称す。）
は、大電流が流せて変換コンダクタンスが大き
く、しかも耐圧を大きくすることが容易であり、
ゲートの静電容量も小さくできて、大電力高周波
動作が行える。接合型SITには、二つの動作モー
ドが存在する。ゲートをソースと同電位に保つた
ときに、導通状態にあり、主動作状態でゲートに
逆方向バイアスを加えて動作させるモード（ノー
マリオン型）と、ゲートをソースと同電位に保つ
たときに、遮断状態にあり、ゲートに順方向バイ
アスを加えて導通状態にするモード（ノーマリオ
フ型）とである。ゲートを順方向バイアスして動
作させる場合には、必然的にゲートからチヤンネ
ルに少数キヤリアが注入される。勿論、適度のチ
ヤンネルへの少数キヤリアの注入は、ソースから
の多数キヤリアの注入効率を高めて、変換コンダ
クタンス、電流利得を大きくして有効に働くが、
過度に少数キヤリアが注入されると、チヤンネル
中での過剰少数キヤリアの蓄積効果が顕著になつ
て、動作速度の低下をもたらすことになる。

本願発明者が提案した分割ゲート型SIT（特許
第1302727号（特公昭60−20910号）「静電誘導ト
ランジスタ及び半導体集積回路」、特許第1236163
号（特公昭59−12017号）「半導体集積回路」、特
許第1247054号（特公昭59−21176号）「静電誘導
トランジスタ半導体集積回路」、特許第1231827号
（特公昭59−8068号）「半導体集積回路」に詳述）
は、上述した過剰少数キヤリアの蓄積効果を無く
して、しかも変換コンダクタンスを殆んど小さく
することなく、ゲートの静電容量を小さくしてお
り、高速度動作にきわめて適している。分割ゲー
ト構造は静電誘導サイリスタにももちろん有効で
ある。

本発明の目的は、分割ゲート構造を導入した大
電流の高速スイツチングを行なうことのできる静
電誘導サイリスタを提供することにある。

以下図面を参照して本発明を詳細に説明する。

本発明のゲートが駆動ゲートと固定電位ゲート
に分割された分割ゲート構造を有する静電誘導サ
イリスタの実施例を第１図ａ，ｂ，ｃ，ｄに示
す。第１図ａは断面図、第１図ｂ，ｃはゲート・
カソードの平面図であり、第１図ｄは第１図ｃの
断面図である。第１図ｂ，ｃ，ｄでは簡単のため
に電極配線は示されていない。第１図ａにおいて
n⁺領域１はカソード、p⁺領域２，３はそれぞれ
駆動ゲート、固定電位ゲート、n^-領域４はチヤ
ンネルに相当する部分を含む領域、p⁺領域７は
アノードである。１′，２′，７′は、それぞれ
Al、Mo等の金属もしくは低抵抗ポリシリコンか
らなるソース、駆動ゲート、アノードの電極であ
る。第１図ｂは、固定電位ゲートが、カソードや
駆動ゲートを完全に囲んだ構造になつている。第
１図ｃでは、駆動ゲート電極２′と固定電位ゲー
ト間の静電容量を減らすように固定電位ゲートの
一部に切れ目のある構造になつている。第１図ｄ
で示されるように、カソード電極１′は固定電位
ゲート３と直接接触しており、固定電位ゲートが
カソードと同電位に保たれる場合示している。も
ちろん、固定電位ゲートをカソードと同電位にせ
ず、所定の一定バイアスを与えるようにすること
もできる。領域６は、SiO₂、Si₃N₄、Al₂O₃等の
絶縁層もしくは、これらを複数個組み合せた複合
絶縁層である。各領域の不純物密度は、それぞれ
１が10¹⁸乃至10²¹cm^-3程度、２，３は10¹⁶乃至10²¹
cm^-3程度、４は10¹¹乃至10¹⁶cm^-3程度、７は10¹⁷
乃至10²⁰cm^-3程度である。駆動ゲートと固定電位
ゲートにはさまれるチヤンネルの幅は、固定電位
ゲートに与える電圧によつて異なるが、駆動ゲー
トの電位がカソードと同電位のとき、チヤンネル
が両方のゲートから延びる空乏層によつて完全に
おおわれて、ある程度の電位障壁ができて、遮断
状態にあるように選ばれる。チヤンネルの不純物
密度、ゲートの不純物密度によつて異なるわけ
で、チヤンネルの不純物密度が高いほど、チヤン
ネル幅は通常狭くしなければならない。カソー
ド、アノード間隔はカソード、アノード間の電子
の走行時間が、動作の周波数特性を劣化させない
程度の長さにすればよい。たとえば1nsecのスイ
ツチング速度を得るのであれば20μｍ程度以下に
すればよい。固定電位ゲートは、カソードと直結
される場合が多いが、もちろん所定の逆方向バイ
アスを与えてもよい。アノード電圧（この場合は
正電圧）を加えても、ゲートの拡散電位により、
カソード前面に電位障壁ができていて、電流は流
れない。

固定電位ゲート３はカソード１と直結でも、ま
た所定の逆方向バイアス（この場合には、負電
圧）でもかまわない。また、駆動ゲート２の動作
電圧もＯと順方向バイアス（この場合には、正電
圧）だけに限るわけではなく、逆方向ゲートバイ
アスにしておいて、Ｏバイアスに戻してもよいわ
けである。しかし、通常は、駆動ゲートバイアス
零で遮断、所定の順方向バイアスを加えて初めて
導通になるようにする方が使い易いことが多い。
たとえば駆動ゲートに所定の順方向バイアスを加
えると、カソードから大量に電子が注入される。
アノードには正電圧が加えられているから、注入
された電子はアノードに向つて流れ、その結果ア
ノード７からはホールが領域４に大量に注入され
る。カソード・アノード間電圧は低下し、1V程
度から数Ｖ程度の保持電圧で大電流が流れる。ア
ノードから流れ込んだホールは、電位がより低い
固定電位ゲートに流れ込み、駆動ゲートにはわず
かな量だけが流れ込むことになり、駆動ゲートに
流れる電流は少ない。駆動ゲートに加える電圧を
遮断状態に戻したときにも、たとえば、固定電位
ゲートの電位を駆動ゲートの電位より低くしてお
けば、領域４に存在するホールは固定電位ゲート
に流れ込む。固定電位ゲートがカソードと直結の
場合には遮断時の駆動ゲートと同電位になるた
め、面積の比率に比例するような形でホールの流
れ込む量は決定する。

駆動ゲートの静電容量をさらに小さくして、し
かも変換コンダクタンス及び電流利得を大きくし
た、本発明の分割ゲート構造を有する静電誘導サ
イリスタの構造例を第２図に示す。

第２図ａは平面図、第２図ｂはＡ−A′線に沿
う断面図である。駆動ゲート２は円筒状、カソー
ド１は円環状、固定電位ゲート３は所要の全面に
わたつている。第２図のように、円筒、円環状に
構成されたときが、もつとも小さな駆動ゲートで
もつとも広いチヤンネルを制御できることになつ
て、駆動ゲートの静電容量が小さく、又、電流利
得が大きい。チヤンネルに注入される少数キヤリ
アは、ただちに固定電位ゲートから吸い出される
から、少数キヤリアの蓄積効果は殆んどなく、き
わめてスイツチング速度は速くなる。カソード電
極１′は絶縁層６を介して固定電位ゲートと対向
するが、通常カソードと固定電位ゲートは直結さ
れるかあるいは、一定電位に保たれるから、両者
間の容量が増加することは動作にまつたく影響し
ない。通常スイツチング動作のときは、カソード
接地の回路で行なわれることも、前述のことを一
層確かにする。動作は、第１図の例と殆んど同様
である。もちろん、チヤンネルの構造も、第１
図、第２図のようにストライプ状、円環状に限る
わけではなく、楕円形、矩形等如何なる形状でも
よい。チヤンネルを囲むゲートが分割され、一部
が固定電位ゲート、他が駆動ゲートになつてい
て、固定電位ゲートが、駆動ゲートからチヤンネ
ルに注入される少数キヤリアの吸出し電極になつ
ていればよいのである。もちろん、導電型をまつ
たく反転したものでもよい。

第２図ａの構成では、電子の吸い出しに時間が
かかり、スイツチオフの時間が長くなる傾向にあ
る。こうした欠点を克服する静電誘導サイリスタ
の構造例が第３図である。n^-領域４とアノード
領域７の界面にn⁺領域８をストライプ状、メツ
シユ状等に設け、外部電極により、n⁺領域８と
アノード領域７を直結した構造になつている。ソ
ース１から注入された電子がn⁺領域８に流れ込
むことを除けば動作は第１図ａの場合と殆んど同
じである。第３図の構造は、導通遮断を制御する
駆動ゲートは１つで、しかもホールと電子をそれ
ぞれ吸い出す固定電位ゲート３と８が設けられて
おり、スイツチング速度はきわめて速くなる。回
路的にはややはん雑になるが、固定電位ゲート３
と８をそれぞれカソード１とアノード７に対して
独立電源で逆方向バイアスすれば、ホールと電子
の吸い出し効果が顕著になり同時に駆動ゲートに
は、導通時遮断時においても殆んど電流が流れず
極めて電流利得の高い優れた動作が実現される。
３だけを逆バイアスするだけでも効果は顕著であ
る。

第３図で領域１と領域２，３は分離されて示さ
れているが、もちろん直接接触していてもよい。
第３図１と８とが対向する例が示されているが、
こうする必要は必ずしもない。第３図で固定電位
ゲート８の間隔は、２と３の間隔に殆んど等しく
示してあるが、こうする必要は必ずしもない。ア
ノード７からホールがいつでも供給されるような
状態になつていればよい。第３図で、導電型をま
つたく反転した構造でもよいことはもちろんであ
る。

第１図、第２図、第３図で駆動ゲートと固定電
位ゲートの表面からの深さは、殆んど皆同じ場合
の構造を示したが、異なつていてもよいことはも
ちろんである。固定電位ゲートをより深くすれ
ば、本発明の静電誘導サイリスタでは、駆動ゲー
トに流れる電流が減少して、電流利得がさらに大
きくなる。

第１図、第２図、第３図ではカソード・ゲート
がいずれも同一平面上にある表面配線型構造のも
のについて断面構造を示したが、さらに駆動ゲー
トの静電容量を減少させ、電流利得を大きくする
ために、矩形状、Ｖ字型等の切り込みを設けその
側面に駆動ゲートを設けることもできる。

本発明の構造は、従来公知の結晶成長技術、微
細加工技術、選択拡散技術、選択エツチング技術
（ドライ・ケミカル）、イオン打込み技術等により
製造できる。

チヤンネルにキヤリアを供給するカソードを、
駆動ゲートと固定電位ゲートの間に介在させたユ
ニツトを複数個並列に配置した本発明の静電誘導
サイリスタは、駆動ゲートの静電容量が小さく、
チヤンネル中のキヤリアの蓄積効果が殆んど存在
せず、及び電流利得が大きく、大電流の高速度ス
イツチングが行え、その工業的価値はきわめて高
い。

【図面の簡単な説明】

第１図ａは本発明の静電誘導サイリスタの断面
構造、第１図ｂ，ｃはａ図の平面図、第１図ｄは
ｃ図中Ｂ−B′線に沿う断面図、第２図ａは本発
明の静電誘導サイリスタの構造例の平面図、第２
図ｂはａ図中Ａ−A′線に沿う断面図、第３図は
本発明の静電誘導サイリスタの実施例の断面構造
である。

Claims

【特許請求の範囲】１高不純物密度領域よりなるカソード領域と前
記カソード領域とは反対導電型の高不純物密度領
域よりなるアノード領域及び前記カソード領域と
同導電型の高抵抗領域よりなるチヤンネルを備
え、前記チヤンネルに前記チヤンネルとは反対導
電型の高不純物密度領域よりなるゲート領域を具
備し、カソード領域の片方のゲート領域を駆動ゲ
ート領域とし、カソード領域に対して反対側のゲ
ート領域を固定電位ゲート領域とし、前記駆動ゲ
ート領域にはゲート電極を設け、前記固定電位ゲ
ート領域は、外部電極を設けないことを特徴とし
て、前記カソード領域とゲート領域よりなる構造
を複数子並列に配置し、前記カソード領域のそれ
ぞれの電極を相互に接続しカソード電極とし前記
駆動ゲート領域のそれぞれの電極を相互に接続し
ゲート電極としたことを特徴とする静電誘導サイ
リスタ。２前記アノード領域と高抵抗領域よりなるチヤ
ンネル領域の接触面の両側に前記カソード領域と
同導電型の高不純物密度領域を所定の間隔毎に埋
め込んだことを特徴とする前記特許請求の範囲第
１項記載の静電誘導サイリスタ。３前記固定電位ゲート領域を前記カソード領域
と電極により直結したことを特徴とする前記特許
請求の範囲第１項又は第２項記載の静電誘導サイ
リスタ。