JPS6217767B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロコンピユータにより処理した
出力を陰極線管等の走査形の表示素子に表示する
装置に関し、簡易な構成で実現することのできる
装置を提供するものである。

まず、第１図にマイクロコンピユータを用いた
中央処理装置（CPU）で処理した出力の内容を
CRT等に表示する従来の装置を示す。ここで、
１はCPU、２は表示信号発生用のキヤラクタゼ
ネレータ等のメモリ、３は入出力装置、４は
CRTを含む表示装置を示す。Ａ，Ｂ，Ｃはデー
タの系路を示し、ａ，ｂは制御信号の系路を示
す。

図に示すように、CPU１はそれ自身あるいは
入出力装置３からの要求信号によりアドレスバス
およびデータバスＢを解放し、その制御は入出力
装置３にまかされる。入出力装置３はこれよりア
ドレスバスＢにアドレス指定の信号を送り、それ
に応じてメモリ２よりひき出されるデータをデー
タバスＢより得、これを外部同期あるいは内部で
発生させた同期信号に同期したゲーテツド発振器
等を用いて時間的に直列な信号に変換する。そし
て映像表示装置４に供給して表示をする。

この方法では表示用のデータの系路にCPUを
通さないために、データの読み出し時間がCPU
の内部クロツクにより時間的に制限されるという
欠点がなく、一般によく用いられる方法である
が、CPUにより表示用のデータをも処理すると
いうことができない。すなわち、CPU１ではク
ロツク周波数に制限があるためにこのCPU１に
表示用データを通すことができず、第１図に示し
た装置ではアドレスおよびデータバスＢをCPU
１から切り離して入出力装置３でアドレスデータ
バスＢを制御する必要がある。このため、入出力
装置３が複雑となり、通常の４ビツト等の１チツ
プマイクロコンピユータ等では用いられないもの
であつた。

本発明は、かかる欠点を解消して、マイクロコ
ンピユータを用いたCPUから表示用データを出
力してその映像を表示することができるようにし
た映像表示装置を提供することを目的とする。

以下、本発明につき図面を参照して詳細に説明
する。

まず、その基本構成のブロツク線図を第２図に
示す。ここで、５はマイクロコンピユータによる
CPU、６は表示用データのメモリ、７は入出力
装置、８は表示装置である。Ａ，Ｂ，Ｃはデータ
の系路、ａ，ｂは制御信号の系路、Ｄ，Ｅは垂
直、水平の同期信号を示す。

このような装置において、今、表示開始用のス
イツチが投入されると、CPU５はプログラムに
したがつて動作を開始し、制御バスｂを通して入
出力装置５を制御してＤからの垂直同期信号をデ
ータバスＢを通して読み取り、垂直同期信号の有
無を判定する。垂直同期信号を確認するとCPU
５は制御バスａを通してメモリ６に表示用のデー
タを要求し、メモリ６はデータバスＡを通して表
示用のデータをCPU５に送る。CPU５は受けと
つた表示用のデータをデータバスＢを通して入出
力装置７に送る。CPU５はデータが送られると
同時に待機ルーチンにはいり、無駄時間をつく
る。入出力装置７はCPU５から受け取つた表示
用のデータをラツチし、Ｅから水平同期信号がは
いると同時に内部クロツクを発生して受け取つた
表示用のデータを時間的に直列な表示用の映像信
号に変換し、データバスＣを通して表示装置８に
送る。表示装置８はこれを用いてCRT上に映像
を表示する。一方、待機ルーチンにはつていた
CPU５は待機ルーチンが終了すると、１フレー
ム分の画素の表示用データの出力終了の有無を判
定し、終了していない場合にはメモリ６の番地を
増加して次の表示用データを要求し、このデータ
を前述と同様に処理して映像を表示する。さら
に、１フレーム分の画素の表示が終了したときに
は処理プログラムが最初に戻り、垂直同期信号の
有無を判定するステツプから再び順に始める。

第３図にその表示状態を示す。

本発明においては、このようにCPUを通して
表示用のデータを出力するようにした場合に
CPUのクロツク周波数が低くてもCRT上に有効
に映像を表示することができるように入出力装置
７を構成している。すなわち、この入出力装置７
では水平同期信号と垂直同期信号とを用いて映像
表示を行なうようにし、水平期間と垂直期間を時
間的に多くに分割し、分割した各期間にCPUか
らの表示用データに応じてハイレベルか、ローレ
ベルの信号を与えることにより映像信号を構成す
るようにしたことを特徴としている。第４図にそ
の一実施例の詳細な回路図を示す。線路Ｅから供
給される水平同期信号は外部より供給されたもの
でも内部で発生させたものでもよいが、この水平
同期信号により初期位相が合わせられる発振器９
が設けられ、その周波数は水平方向の画素の分割
の数をｎとすれば、水平同期信号の約ｎ倍の周波
数に選ばれる。その発振出力はｎ個の出力端子を
持ち、発振出力が１ビツト発生されるごとに出力
端子の１番目からｎ番目まで順に出力を発生する
リングカウンタあるいはシフトレジスタ等の切換
パルス発生装置１０に加えられる。プログラム等
により時間とともにその出力値を変化できる
CPU５の出力ポート１１の出力端子数もｎ個設
けられ、そのCPU５の出力端子と切換パルス発
生装置１０の出力端子とのビツト毎の論理積が
ANDゲート群１２で作成される。そして、その
出力がORゲート１３により合成され、データバ
スＣにより出力の表示用映像信号が得られる。し
たがつて、その出力の映像信号はCPU５の並列
出力データを発振器９の発振周波数で時間的に直
列に変換した信号となる。この映像信号は垂直・
水平同期信号を用いて映像を表示する映像表示装
置８に供給され、テレビ受像機が用いられる場合
であれば、輝度信号やCRTのカソード等に加え
られる。

このように、この装置によると、CPU５から
の表示用のデータ出力はその間隔が表示用の
CRTの１水平走査期間たとえば63.5μsec（_H
＝15.75KHz）以下であれば問題なく、これは
MOSゲートを用いたマイクロコンピユータによ
るCPU５等では充分な時間であり問題はない。

このように、本発明によればクロツク周波数の
低いマイクロコンピユータを用いても陰極線管上
に簡単に映像を表示することができるものであ
る。

【図面の簡単な説明】

第１図は従来の映像表示装置のブロツク線図、
第２図は本発明の一実施例における映像表示装置
のブロツク線図、第３図は同装置の表示態様の正
面図、第４図は同装置の要部の回路図である。 ５……CPU、６……メモリ、７……入出力装
置、８……表示装置。

Claims (1)

【特許請求の範囲】
1. １ 水平方向の画素の分割の数をｎとしたとき、
   水平同期信号の約ｎ倍の周波数で出力する発振器
   と、発振器出力が１ビツト発生されるごとに、出
   力端子の１〜ｎ番目まで順に出力を発生する切換
   パルス発生装置と、映像表示用の映像データ信号
   を並列に出力するｎ個の出力端子数の出力ポート
   を有するとともに、プログラム等により時間とと
   もにその出力値を変化できる中央演算処理装置
   と、前記出力ポートの各出力と、前記切換パルス
   発生装置の出力とのビツト毎の論理積をとる
   ANDゲート群と、前記ANDゲート群の各出力を
   合成するORゲートとを備え、前記切換パルス発
   生装置により上記映像データ信号の各ビツトを順
   次ゲートして取り出して直列な映像信号に変換
   し、この映像信号を用いて上記表示素子上に映像
   を表示するようにしたことを特徴とする映像表示
   装置。