JPS6217846A - マイクロプロセツサの試験方法 - Google Patents

マイクロプロセツサの試験方法

Info

Publication number
JPS6217846A
JPS6217846A JP60156748A JP15674885A JPS6217846A JP S6217846 A JPS6217846 A JP S6217846A JP 60156748 A JP60156748 A JP 60156748A JP 15674885 A JP15674885 A JP 15674885A JP S6217846 A JPS6217846 A JP S6217846A
Authority
JP
Japan
Prior art keywords
microprocessor
signal
reset
processor
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60156748A
Other languages
English (en)
Inventor
Takeshi Mizusawa
水沢 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60156748A priority Critical patent/JPS6217846A/ja
Publication of JPS6217846A publication Critical patent/JPS6217846A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサの室温、高温、高温恒湿、
放射線等の各種環境における信頼性評価試験において、
マイクロプロセッサの内部回路に簡便かつ効果的に電気
的ストレスを与えるための動作試験方法に関するもので
ある。
〔従来の技術〕
従来のマイクロプロセッサにおけるマイクロプロセッサ
の動作試験方法を大別すると(1)電源端子、入力端子
に直流バイアスを印加した試験、(2)クロックのみパ
ルスを入力し他の端子には直流バイアスを印加した試験
、(8)マイクロプロセッサにマイクロプロセッサ周辺
回路。記憶回路を接続し記憶回路にマイクロプロセッサ
動作のための命令、データ、アドレスを蓄積し、その命
令実行によりマイクロプロセッサを動作させる試験があ
る。
上記(1)の方法では、内部回路が実用時のようにパル
ス的に動作しないためマイクロプロセッサ内部回路に電
気的ストレスを効果的に与えることができない。
上記(2)の方法では、データバスが直流的に固定され
ているため、そのデータバスに与えられた命令コードを
繰返し実行する。このためこの単一命令実行に関係する
一部回路が動作するのみであり、マイクロプロセッサの
内部回路全体に電気的ストレスを与えることができない
。上記(8)の方法ではマイクロプロセッサにあらゆる
命令を実行させることができるため電気的ストレスを極
めて効果的に与えることができる。ただし以下のような
種々の問題を含んでいる。■マイクロプロセッサ周辺回
路と記憶回路を接続するため集積回路の個数が多くなり
試験回路が複雑になる。■動作試験のためのプログラム
を作る必要がある。■動作試験プログラムは電源断、ノ
イズ等で消えないようにプログラマブル几OMに書込ん
でおく必要がある。■高温、放射線等の苛酷な環境では
マイクロプロセッサが正常に動作するとはかぎらないの
で想定したとおりに命令を実行しなめ場合がある。
〔発明の構成〕
本発明では、マイクロプロセッサの信頼性試験において
、発生が容易なバイナリ信号を作成しそれをマイクロプ
ロセッサのデータバスに入力し。
種々のデータ、種々のアドレス信号を伴った種々の命令
を実行させることによりマイクロプロセッサの内部回路
を効果的に動作させることを特徴とし、マイクロプロセ
ッサの信頼性試験において。
マイクロプロセッサに実行させる種々の命令、データ、
アドレス信号を記憶する記憶回路を使用せずに、容易に
発生可能なバイナリ信号をデータバスに直接入力するこ
とにより種々の命令を実行させて効果的にマイクロプロ
セッサの内部回路を動作させるための試験方法を提供す
ることにある。
〔実施例〕
第1図に本発明の一実施例を示す。/が被試験マイクロ
プロセッサ、λがクロックパルス発生回路、3が2進カ
ウンタ、lAがリセット発生回路用NAND回路である
。マイクロプロセッサの他の端子接続は省略しである。
同図はtビット並列処理マイクロプロセッサの例であり
、D7〜Doはrビット双方向データバス、OLKはク
ロック入力、RFiSBT td !J セラ) 入力
テ;h ル。FLESBTH’L’レベルの人力でマイ
クロプロセッサがリセットされる。同図では2進カウン
タを72段接続してり、 −D7の信号を作成している
。クロック周期をToとするとr)。の周期は3.2 
’roとなる。D7〜D0のデータバスには32”f’
o毎にoooooooo。
0000000/、  ・・・、 //////// 
と順次変化する23−を個の信号が入力される。l命令
実行に要するクロックサイクル数は命令の種類およびマ
イクロプロセッサの品種によって異なるが、−例として
命令の種類によりJr〜3乙サイクサイクル令を実行す
るとすれば同図の例では3.2サイクル毎にデータバス
の信号が変化するため同一命令を続けて一回実行する場
合もあり、命令実行途中でデータバスの信号が変化して
しまう場合もある。電気的ストレスを与えることが目的
であるため、いずれの場合でも問題はない。データバス
から入力される信号は命令コード以外にデータ、メモリ
アドレス信号があるが、データバスに入力される21.
4個の信号をマイクロプロセッサは命令コード、データ
、メモリアドレスのいずれかとして受は取りそれに応じ
た動作をする。データバスに入力される信号をマイクロ
プロセッサがいずれの信号と判断しても内部回路を動作
させることが目的であるため問題はない。なおデータバ
スから入力されるアドレス信号は一種のデータでありマ
イクロプロセソサ内部回路を通してマイクロプロセッサ
のアドレスバスに出力される。
、2よ6個の信号の中にはマイクロプロセッサが受付け
ないいくつかの無効命令を含んでいる。無効命令により
ランダムな動作をしても何の動作もしないとしても試験
の目的上支障はない。問題となるのは停止命令が入力さ
れた場合である。、2J−4個の信号の中には当然停止
命令が含まれている。
一度停止命令を実行するとリセッ11れるまでマイクロ
プロセッサは何の動作もしなくなる。停止命令がデータ
バスに入力されたときにリセット信号を発生させ、その
信号をマイクロプロセッサに入力すれば問題が解決する
。第1図では停止命令コードが0lI10/lOである
場合の回路を示している。D、〜Doがoiiioii
oとなった場合のみ弘のNAND回路のt個の入力すべ
てが1H“レベルになり、出力が1L1となる。これが
マイクロプロセッサのREISBTに入力されリセット
される。D、 −Doが0//10/10以外の一!j
個の信号のすべてについて≠のNAND回路の入力の7
個以上が“LlとなるためR11SETは1111とな
り、マイクロプロセッサは動作状態となっている。マイ
クロプロセッサが高温等の苛酷な環境の場合に誤動作し
停止状態になったとしてもコst個の信号が1巡する間
にかならずリセットされるため停止状態から抜は出すこ
とができる利点がある。
マイクロプロセッサのデータバスが出力状態になった場
合は第1図のようにデータバスに直列に抵抗Rを入れて
おけばデータバスに流れる過大電流を防止できる。抵抗
値の下限はデータバスの出力ドライブ能力、コ進カウン
タ回路の出力ドライブ能力によって決められ、上限は抵
抗几と入力端子容量によるパルスの遅れ時間の許容値に
よって決められる。
第1図は被試験マイクロプロセッサが7個の場合の例で
あるが、複数個の場合は並列に接続すればよい。ただし
それぞれのマイクロプロセッサのデータバスに抵抗11
を入れた方が安全である。多数個のマイクロプロセッサ
を試験する場合には各パルスにパルスドライバを入れる
必要がある。
第7図では周期Toのクロックtt段の2進カウンタで
j、2’I’oに分周してこれをり。に入力しているが
、何段であっても目的は達成される。ただしマイクロプ
ロセッサの内部クロック周期が、2T。
の場合にはDo IdコTo以上必要となる。またリセ
ット信号として3サイクル以上必要な場合があるのでこ
のことも考慮しなければならない。
第1図の回路はすべて市販の10を使うことができ、−
例としてクロック発生回路が1個、7.2段のカウンタ
回路が2個、インバータが7個、を入力NAND回路が
1個の合計j個の■0で構成でき極めて簡便な回路であ
る。
〔発明の効果〕
以上説明したように、本発明の試験では極めて簡便な回
路でマイクロプロセッサに種々の命令コード、データ、
アドレス信号を入力することができ、停止命令を受取っ
た場合はマイクロプロセッサをリセットして停止状態を
回避し、データバスが出力状態になってもデータバスに
流れる過電流を防止できるため、マイクロプロセッサの
室温。
高温、高温恒湿、放射線等の各種環境における信頼性試
験に用いれば、安価な試験回路で効果的にマイクロプロ
セッサの内部回路に実用時と同等の電気的ストレスを与
えることができる利点がある。
【図面の簡単な説明】
第1図は本発明の一実施例である。 l・・・被試験マイクロプロセッサ、コ・・・クロック
パルス発生回路、3・・・2進カウンタ、≠・・・♂入
力NAND回路。

Claims (1)

    【特許請求の範囲】
  1. マイクロプロセッサの複数個の端子からなる双方向デー
    タバスに順次周波数を二分の一づつ低下させたバイナリ
    信号を1KΩ〜1MΩの直列抵抗を通して入力させ、前
    記バイナリ信号がマイクロプロセッサの停止命令と一致
    する場合にはマイクロプロセッサをリセットさせること
    を特徴とするマイクロプロセッサの試験方法。
JP60156748A 1985-07-16 1985-07-16 マイクロプロセツサの試験方法 Pending JPS6217846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60156748A JPS6217846A (ja) 1985-07-16 1985-07-16 マイクロプロセツサの試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60156748A JPS6217846A (ja) 1985-07-16 1985-07-16 マイクロプロセツサの試験方法

Publications (1)

Publication Number Publication Date
JPS6217846A true JPS6217846A (ja) 1987-01-26

Family

ID=15634452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60156748A Pending JPS6217846A (ja) 1985-07-16 1985-07-16 マイクロプロセツサの試験方法

Country Status (1)

Country Link
JP (1) JPS6217846A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5463254U (ja) * 1977-10-12 1979-05-04
JPS5878476U (ja) * 1981-11-20 1983-05-27 星崎電機株式会社 製氷機の貯氷完了検知装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5463254U (ja) * 1977-10-12 1979-05-04
JPS5878476U (ja) * 1981-11-20 1983-05-27 星崎電機株式会社 製氷機の貯氷完了検知装置

Similar Documents

Publication Publication Date Title
US4340857A (en) Device for testing digital circuits using built-in logic block observers (BILBO's)
JP2595314B2 (ja) 誤書き込み防止機能を備えたicカ―ド
JPH0126097B2 (ja)
JPS6217846A (ja) マイクロプロセツサの試験方法
JPS6279379A (ja) タイミング信号発生装置
JPS6248252B2 (ja)
JP2583055B2 (ja) Icテストシステム
JPS60142282A (ja) 半導体集積回路
JPS62115857A (ja) 半導体集積回路装置
JP7433384B2 (ja) 大型タッチディスプレイ集積回路およびその動作方法
KR930007930B1 (ko) 자동 테스트 회로
SU942025A1 (ru) Устройство дл контрол и диагностики дискретных объектов
JPS60142433A (ja) 擬似エラ−信号発生装置
JP2861001B2 (ja) 入出力回路
JP2741708B2 (ja) 半導体装置
JPH01142848A (ja) アドレストラップ回路
JPH0259935A (ja) 論理装置の故障診断辞書作成方式
JPS62182937A (ja) テストモ−ド設定回路
JPH02113340A (ja) 半導体集積回路
JPH0210175A (ja) テスト端子を持つ半導体集積回路
JPH0239249A (ja) 論理回路のタイミング検証方法
JPH0361873A (ja) 集積回路素子のテスト回路
JPS6195429A (ja) リセツト信号自己検証方式
JPS59157717A (ja) マイクロコンピユ−タ応用制御装置の自動点検方式
JPH04355386A (ja) 半導体装置のテスト回路