JPS6217855A - インタ−フエイス回路 - Google Patents
インタ−フエイス回路Info
- Publication number
- JPS6217855A JPS6217855A JP15613185A JP15613185A JPS6217855A JP S6217855 A JPS6217855 A JP S6217855A JP 15613185 A JP15613185 A JP 15613185A JP 15613185 A JP15613185 A JP 15613185A JP S6217855 A JPS6217855 A JP S6217855A
- Authority
- JP
- Japan
- Prior art keywords
- disk drive
- circuit
- controlled
- termination
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は制御装置と複数の被制御装置間のインターフェ
イス回路に係り、特に終端回路を有している被制御装置
の電源をオフしたとき、他の被制御装置に悪影響を与え
ることがないインターフェイス回路に関する。
イス回路に係り、特に終端回路を有している被制御装置
の電源をオフしたとき、他の被制御装置に悪影響を与え
ることがないインターフェイス回路に関する。
従来のデータラインのインターフェイス回路は、いわゆ
るタコ足方式が多く使用されており、このため制御装置
と複数の被制御装置とを接続するケーブル本数が多くな
り、ケーブルスペースを多く必要とし、筐体の大型化や
システムの高価格化をまねくという問題点があった。こ
れらの問題点を解決するため、近年のインターフェイス
回路には、ディジーチェーン（Ｄａｓｉｙ Ｃｈａｉｎ
）方式が採用されている。しかし、このディジーチェー
ン方式を採用した場合でも、情報転送の遅いＴＴＬ素子
を用いることなく、情報転送の高速化を図ることができ
るＥＣＬ素子を用いてインターフェイス回路を構成する
と、次の様な問題点があった。即ち、ＥＣＬ素子を用い
ると、被制御回路中の終端回路に一５■電源が必要とな
り、電源の供給方法によっては、１台の被制御装置の障
害が、同一人ｌ・リング内の全ての被制御装置の障害に
つながってしまうのである。
るタコ足方式が多く使用されており、このため制御装置
と複数の被制御装置とを接続するケーブル本数が多くな
り、ケーブルスペースを多く必要とし、筐体の大型化や
システムの高価格化をまねくという問題点があった。こ
れらの問題点を解決するため、近年のインターフェイス
回路には、ディジーチェーン（Ｄａｓｉｙ Ｃｈａｉｎ
）方式が採用されている。しかし、このディジーチェー
ン方式を採用した場合でも、情報転送の遅いＴＴＬ素子
を用いることなく、情報転送の高速化を図ることができ
るＥＣＬ素子を用いてインターフェイス回路を構成する
と、次の様な問題点があった。即ち、ＥＣＬ素子を用い
ると、被制御回路中の終端回路に一５■電源が必要とな
り、電源の供給方法によっては、１台の被制御装置の障
害が、同一人ｌ・リング内の全ての被制御装置の障害に
つながってしまうのである。
上記の様な問題点を有する従来のディジーチェーン方式
によるインターフェイス回路について、第２図を用いて
説明する。尚、第２図に示す従来例では、被制御装置と
して、ディスク駆動装置５ａ、５ｂ、５ｃを用いた場合
について示し、制御装置６と各ディスク駆動装置５ ａ
ｙ ５ ｂ ｒ ５ ｃはディジーチェーン方式で接
続されている。第２図において、制御装置６から出力さ
れるライトデータＰ、Ｎは、信号線４を介して各ディス
ク駆動装置５ａ、５ｂ、５ｃ内のライトデータレシーバ
１によって受信される。このとき、上位装置（図示せず
）によって選択されているディスク１！動装置５ａ。
によるインターフェイス回路について、第２図を用いて
説明する。尚、第２図に示す従来例では、被制御装置と
して、ディスク駆動装置５ａ、５ｂ、５ｃを用いた場合
について示し、制御装置６と各ディスク駆動装置５ ａ
ｙ ５ ｂ ｒ ５ ｃはディジーチェーン方式で接
続されている。第２図において、制御装置６から出力さ
れるライトデータＰ、Ｎは、信号線４を介して各ディス
ク駆動装置５ａ、５ｂ、５ｃ内のライトデータレシーバ
１によって受信される。このとき、上位装置（図示せず
）によって選択されているディスク１！動装置５ａ。
５ｂ、５ｃは、セレクテッド信号Ｓが論理値ＬＬ ］−
Ｉ＋となっており、ゲート回路７が導通状態になってい
る。従って、上位装置によって選択されたディスク駆動
装置５ａ、５ｂ、５ｃに限って、ライトデータＰ、Ｎが
ゲート回路７を通過して活用される。
Ｉ＋となっており、ゲート回路７が導通状態になってい
る。従って、上位装置によって選択されたディスク駆動
装置５ａ、５ｂ、５ｃに限って、ライトデータＰ、Ｎが
ゲート回路７を通過して活用される。
第２図に示すディスク駆動装置５ａ、 ５ｂ、 ５ｃに
は、複数の抵抗２から成る終端回路が設けられ、ストリ
ングの最後に位置するディスク駆動装置５Ｃに実装され
ている終端回路が、終端抵抗接続コネクタ３によって有
効となっている。そして、他のディスク駆動装置５ａ、
５ｂの終端回路の〜５Ｖ電源は、終端回路が有効どなっ
ているディスク駆動装置５ｃから供給されている。この
為、終端回路に電源を供給しているディスク駆動装置５
ｃが、保守や故障のためオフ状態となったときは、−５
Ｖ電源がなくなり終端回路が異常となって、同一ス１へ
リング内の他のディスク駆動装置１１￥５８ｒ５ｂまで
、ライｌ−データＰ、Ｎが異常になってしまう現象が生
じる。
は、複数の抵抗２から成る終端回路が設けられ、ストリ
ングの最後に位置するディスク駆動装置５Ｃに実装され
ている終端回路が、終端抵抗接続コネクタ３によって有
効となっている。そして、他のディスク駆動装置５ａ、
５ｂの終端回路の〜５Ｖ電源は、終端回路が有効どなっ
ているディスク駆動装置５ｃから供給されている。この
為、終端回路に電源を供給しているディスク駆動装置５
ｃが、保守や故障のためオフ状態となったときは、−５
Ｖ電源がなくなり終端回路が異常となって、同一ス１へ
リング内の他のディスク駆動装置１１￥５８ｒ５ｂまで
、ライｌ−データＰ、Ｎが異常になってしまう現象が生
じる。
尚、関連する先行技術としては、例えば、特開昭５８−
１９５３２０号公報に開示された発明が存在する。
１９５３２０号公報に開示された発明が存在する。
本発明は上記した従来技術の問題点に鑑みなされたもの
で、保守又は事故等により、被制御装置の電源がオフに
なった場合でも、稼動中の他の被制御装置に悪影響を及
ぼさない様なインターフェイス回路を提供することを目
的としている。
で、保守又は事故等により、被制御装置の電源がオフに
なった場合でも、稼動中の他の被制御装置に悪影響を及
ぼさない様なインターフェイス回路を提供することを目
的としている。
本発明のインターフェイス回路は、制御装置と複数の被
制御装置がディジーチェーン方式で接続され、各被ｆ！
＋！Ｉ御装置αには終端回路が設けられ、かつ少なくと
も１台の被制御装置にはその終端回路を有効にする終端
抵抗接続コネクタが設けられているシステムに適用する
ものであり、」二記各被制御装置内の終端回路用電源を
ダイオード等の一方向通電素子と電源接続線を介して互
いに接続したことを特徴としている。
制御装置がディジーチェーン方式で接続され、各被ｆ！
＋！Ｉ御装置αには終端回路が設けられ、かつ少なくと
も１台の被制御装置にはその終端回路を有効にする終端
抵抗接続コネクタが設けられているシステムに適用する
ものであり、」二記各被制御装置内の終端回路用電源を
ダイオード等の一方向通電素子と電源接続線を介して互
いに接続したことを特徴としている。
以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。
明について説明する。
第１図は本発明の一実施例を示すブロック図であり、第
２図に示した従来例と同様に、被制御装置としてディス
ク駆動装置を用いている。また、第１図において、第２
図に示す従来例と同一部分には同一符号を付している。
２図に示した従来例と同様に、被制御装置としてディス
ク駆動装置を用いている。また、第１図において、第２
図に示す従来例と同一部分には同一符号を付している。
第１図に示す様に、制御装置６と複数のディスク駆動装
置５ａ、５ｂ、５ｃは、信号線４によってディジーチェ
ーン状に接続されている。各ディスク駆動装置５ａ、５
ｂ、５ｃは、ライトデータレシーバ１と、ゲート回路７
と、終端回路を構成する複数の抵抗２と、ダイオード８
から構成され、信号線４に接続される最後尾のディスク
駆動装置５ｃには、終端抵抗接続コネクタ３が挿入され
ている。また、各ディスク駆動装置５ａ、 ５ｂ、 ５
ｃの終端回路用の一５ｖ電源は、ダイオード８を通して
、電源接続線９によって互いに接続されている。
置５ａ、５ｂ、５ｃは、信号線４によってディジーチェ
ーン状に接続されている。各ディスク駆動装置５ａ、５
ｂ、５ｃは、ライトデータレシーバ１と、ゲート回路７
と、終端回路を構成する複数の抵抗２と、ダイオード８
から構成され、信号線４に接続される最後尾のディスク
駆動装置５ｃには、終端抵抗接続コネクタ３が挿入され
ている。また、各ディスク駆動装置５ａ、 ５ｂ、 ５
ｃの終端回路用の一５ｖ電源は、ダイオード８を通して
、電源接続線９によって互いに接続されている。
制御装置６から出力されるライトデータｌ）、Ｎは、各
ディスク駆動装置５ａ、５ｂ、５ｃ内のライトデータレ
シーバ１によって受信される。このとき、−１−位装置
（図示せず）によって選択されているディスク駆動装置
５ａ、５ｂ、５ｃは、セレクテッド信号Ｓが論理値ｔｔ
１ ｕとなっており、グー１−回路７が導通状態にな
っている。従って、上位装置によって選択されたディス
ク駆動袋ｆｉｉ５ａｌ ５ｂ１５Ｃに限って、ライトデ
ータＰ、Ｎがゲート回路７を通過して活用される。以」
二の動作は、第２図に示す従来例と全く同様である。
ディスク駆動装置５ａ、５ｂ、５ｃ内のライトデータレ
シーバ１によって受信される。このとき、−１−位装置
（図示せず）によって選択されているディスク駆動装置
５ａ、５ｂ、５ｃは、セレクテッド信号Ｓが論理値ｔｔ
１ ｕとなっており、グー１−回路７が導通状態にな
っている。従って、上位装置によって選択されたディス
ク駆動袋ｆｉｉ５ａｌ ５ｂ１５Ｃに限って、ライトデ
ータＰ、Ｎがゲート回路７を通過して活用される。以」
二の動作は、第２図に示す従来例と全く同様である。
このとき、最後尾のディスク駆動装置５ｃ内の終端回路
（複数の抵抗２から構成されている）は、終端抵抗接続
コネクタ３によって有効になっており、他のディスク駆
動装置５ ａ ｙ ５ ｂの終端回路は無効になってい
る。今、最後尾のディスク駆動装置５ｃの電源が、保守
や事故等によりオフ状態になったとすると、ディスク駆
動装置５ｃ内の終端回路用の一５ｖ電源もオフ状態にな
る。しかし、このとき、他の稼動中のディスク駆動装置
５ａ。
（複数の抵抗２から構成されている）は、終端抵抗接続
コネクタ３によって有効になっており、他のディスク駆
動装置５ ａ ｙ ５ ｂの終端回路は無効になってい
る。今、最後尾のディスク駆動装置５ｃの電源が、保守
や事故等によりオフ状態になったとすると、ディスク駆
動装置５ｃ内の終端回路用の一５ｖ電源もオフ状態にな
る。しかし、このとき、他の稼動中のディスク駆動装置
５ａ。
５ｂ内の一５■電源が、ダイオード８と電源接続線９を
通してディスク駆動装置５ｃ内の終端回路に供給され、
そのためこの終端回路は正常に機能する。
通してディスク駆動装置５ｃ内の終端回路に供給され、
そのためこの終端回路は正常に機能する。
以上の説明から明らかな様に、本実施例によれば、終端
抵抗接続コネクタ３が挿入され、終端回路が有効となっ
ているディスク駆動装置５Ｃの電源がオフ状態になって
も、他のディスク駆動装置５ａ、５ｂに何等影響を与え
ることがない。従って、ディスク駆動装置５Ｃの保守を
他のディスク駆動装置の稼動中に実行することができる
等の効果がある。
抵抗接続コネクタ３が挿入され、終端回路が有効となっ
ているディスク駆動装置５Ｃの電源がオフ状態になって
も、他のディスク駆動装置５ａ、５ｂに何等影響を与え
ることがない。従って、ディスク駆動装置５Ｃの保守を
他のディスク駆動装置の稼動中に実行することができる
等の効果がある。
Ｈ飽 ８・・・ダイオード、９・・・電源接続線。
本発明によれば、制御装置と複数の被制御装置がディジ
ーチェーン状に接続されている場合、終端回路が有効と
なっている被制御装置の電源がオフ状態になっても、他
の稼動中の被制御装置に何等影響を与えない信頼性の高
いインターフェイス回路を提供することができる。従っ
て、例えば、終端回路が有効となっている被制御装置の
保守を他の被制御装置の稼動中に′何等影響髪与えるこ
となく実行することが可能になり、保守ミスの防止にも
効果がある。また、本発明によれば、制御装置と複数の
被制御装置を容易にディジーチェーン方式で接続するこ
とが可能になり、システムの価格を下げる効果がある。
ーチェーン状に接続されている場合、終端回路が有効と
なっている被制御装置の電源がオフ状態になっても、他
の稼動中の被制御装置に何等影響を与えない信頼性の高
いインターフェイス回路を提供することができる。従っ
て、例えば、終端回路が有効となっている被制御装置の
保守を他の被制御装置の稼動中に′何等影響髪与えるこ
となく実行することが可能になり、保守ミスの防止にも
効果がある。また、本発明によれば、制御装置と複数の
被制御装置を容易にディジーチェーン方式で接続するこ
とが可能になり、システムの価格を下げる効果がある。
第１図は本発明の一実施例を示す図、第２図は従来のイ
ンターフェイス回路の具体例を示す図である。
ンターフェイス回路の具体例を示す図である。
Claims (1)
- 制御装置と複数の被制御装置がディジーチェーン方式で
接続され、各被制御装置は終端回路を備え、かつ少なく
とも１台の被制御装置は該被制御装置内の終端回路を有
効にする終端抵抗接続コネクタを備えているシステムに
おいて、上記各被制御装置内の終端回路用の電源が一方
向通電素子と電源接続線とを介して互いに接続されてい
ることを特徴とするインターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15613185A JPS6217855A (ja) | 1985-07-17 | 1985-07-17 | インタ−フエイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15613185A JPS6217855A (ja) | 1985-07-17 | 1985-07-17 | インタ−フエイス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6217855A true JPS6217855A (ja) | 1987-01-26 |
Family
ID=15620999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15613185A Pending JPS6217855A (ja) | 1985-07-17 | 1985-07-17 | インタ−フエイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0749060A (ja) * | 1993-08-04 | 1995-02-21 | Natl Aerospace Lab | ロケットエンジンの噴射器 |
| JP2008160533A (ja) * | 2006-12-25 | 2008-07-10 | Komatsu Utility Co Ltd | ２線式のデータ通信システム |
-
1985
- 1985-07-17 JP JP15613185A patent/JPS6217855A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0749060A (ja) * | 1993-08-04 | 1995-02-21 | Natl Aerospace Lab | ロケットエンジンの噴射器 |
| JP2008160533A (ja) * | 2006-12-25 | 2008-07-10 | Komatsu Utility Co Ltd | ２線式のデータ通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5555510A (en) | Automatic computer card insertion and removal algorithm | |
| US6101076A (en) | Electromagnetic safety enhancement circuit for universal serial bus systems | |
| US6279060B1 (en) | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources | |
| US6633935B1 (en) | Automatic bus termination readjustment | |
| US5361005A (en) | Configurable driver circuit and termination for a computer input/output bus | |
| US5859545A (en) | Bidirectional buffer | |
| KR940001560B1 (ko) | 콤퓨터 시스템 | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| US5293498A (en) | Arrangement of designation of drive element number using mother boards | |
| JPH07221581A (ja) | バス用ターミネータ | |
| JPH01259442A (ja) | 電子機器 | |
| JP7536696B2 (ja) | 中継基板、基板システム、およびバックプレーン基板 | |
| US7069364B2 (en) | Automatic status assignment logic circuit apparatus for bay devices | |
| KR960016414B1 (ko) | Scsi 시스템의 터미네이터 | |
| JPH06149687A (ja) | Ｓｃｓｉ終端抵抗検出回路 | |
| EP0434267A2 (en) | Shared hardware interrupt circuit for personal computers | |
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| KR100224964B1 (ko) | 핫 스왑가능 스카시 백패널 | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 | |
| US6260080B1 (en) | System for improving signal quality between CPU and floppy disk drive in notebook computer utilizing pull-up device disposed between terminals connected to control signals and one of power supply potentials | |
| JPS6284316A (ja) | インタ−フエ−ス回路 | |
| JPS627219A (ja) | 信号出力回路 | |
| JPH02288175A (ja) | 基板共用コネクタ | |
| JPH09152921A (ja) | 活性挿入ユニット | |
| JPS62138944A (ja) | 周辺装置インタ−フエイス接続方式 |