JPS627219A - 信号出力回路 - Google Patents
信号出力回路Info
- Publication number
- JPS627219A JPS627219A JP60147251A JP14725185A JPS627219A JP S627219 A JPS627219 A JP S627219A JP 60147251 A JP60147251 A JP 60147251A JP 14725185 A JP14725185 A JP 14725185A JP S627219 A JPS627219 A JP S627219A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- zener diode
- input
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 3
- 101000760663 Hololena curta Mu-agatoxin-Hc1a Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフロッピディスク駆動（Ｆ Ｄ Ｉ） ）装置
、Ｄ Ｉ Ｓ Ｋ装置等のＴＴＬオーブンコレクタのＩ
″１１ウアクテイブＬ ＯＷ Ａ ＣＴ Ｉ ■Ｅ
＞インターフェイスを持つ装置と制御回路とを別々の電
源により連動させて動作させる場合の信号出力回路に関
する。
、Ｄ Ｉ Ｓ Ｋ装置等のＴＴＬオーブンコレクタのＩ
″１１ウアクテイブＬ ＯＷ Ａ ＣＴ Ｉ ■Ｅ
＞インターフェイスを持つ装置と制御回路とを別々の電
源により連動させて動作させる場合の信号出力回路に関
する。
し従来の技術〕
従来、このような制御回路とドライブ装置とをもつ回路
は、一般的に同一電源によって動作させることで本体制
御部もドライブ装置側も同時に電源をオン・オフさせる
ことによって誤動作を防止したり、リセットＩＣ又はリ
セット制御回路によってロジック電圧が＋５Ｖからある
程度低下すると（一般的には４．３〜４．０■が多い）
、インターフェイス回路部をカットオフし、論理信号イ
ンターフェイスと信号なしくノーアクティブ）とするこ
とによってその誤動作を防止していた。
は、一般的に同一電源によって動作させることで本体制
御部もドライブ装置側も同時に電源をオン・オフさせる
ことによって誤動作を防止したり、リセットＩＣ又はリ
セット制御回路によってロジック電圧が＋５Ｖからある
程度低下すると（一般的には４．３〜４．０■が多い）
、インターフェイス回路部をカットオフし、論理信号イ
ンターフェイスと信号なしくノーアクティブ）とするこ
とによってその誤動作を防止していた。
第２図は従来の回路の一例であり、Ｔ Ｔ Ｌ負論理イ
ンターフェイスを５つ制御回路１０にはリセット回路１
を接続したゲート回路（７４３８）２が出力回路となっ
ており、この出力はインターフェイス回路１］−３介し
てドライブ装置１２の５Ｖ電源と接続された抵抗・１と
共に入力ＬＳＩＢに接続されている。
ンターフェイスを５つ制御回路１０にはリセット回路１
を接続したゲート回路（７４３８）２が出力回路となっ
ており、この出力はインターフェイス回路１］−３介し
てドライブ装置１２の５Ｖ電源と接続された抵抗・１と
共に入力ＬＳＩＢに接続されている。
このように従来の回路は、本体制御回路側の電源オン・
オフ時の動作不安定領域での誤動作により記憶媒体の書
込電源による破壊を防止するため、本体１則ドライブ回
路１０に専用リセット回路１を用いていたため、その回
路構成が複雑となっていた。
オフ時の動作不安定領域での誤動作により記憶媒体の書
込電源による破壊を防止するため、本体１則ドライブ回
路１０に専用リセット回路１を用いていたため、その回
路構成が複雑となっていた。
本発明の目的は、このような問題を解決し、簡単な回路
で確実に誤動作を防止した信号出力回路を提供すること
にある。
で確実に誤動作を防止した信号出力回路を提供すること
にある。
本発明の信号出力回路の構成は、オープンコレクタ型ド
ライバーのゲート回路の一つの入力に、電源と接地との
間に接続したツェナーダイオードと抵抗との接続回路を
接続して構成され、前記ゲート回路の一方の入力をロウ
レベルに固定し誤動作を防止したことを特徴とする。
ライバーのゲート回路の一つの入力に、電源と接地との
間に接続したツェナーダイオードと抵抗との接続回路を
接続して構成され、前記ゲート回路の一方の入力をロウ
レベルに固定し誤動作を防止したことを特徴とする。
次に本発明を図面により詳細に説明する。
第１図は本発明の一実施例の回路図である。図において
、オーブンコレクタＴＴＬのＩＣからなるゲート２の一
方の入力（２ンには、ロジック電源（＋５Ｖ）と接続さ
れたツェナダイオード５と一端が接地された抵抗６とが
接続されている。このロジック電源の電圧が低下し、ツ
ェナーダイオニド５の電圧を下廻るとこのツェナーダイ
オード５は電流分流さないため、入力ゲート２の端子（
２）はロウに保持され、その出力はハイ状態になる。
、オーブンコレクタＴＴＬのＩＣからなるゲート２の一
方の入力（２ンには、ロジック電源（＋５Ｖ）と接続さ
れたツェナダイオード５と一端が接地された抵抗６とが
接続されている。このロジック電源の電圧が低下し、ツ
ェナーダイオニド５の電圧を下廻るとこのツェナーダイ
オード５は電流分流さないため、入力ゲート２の端子（
２）はロウに保持され、その出力はハイ状態になる。
このため入力信号がいかなる動作を行なっても、出力を
ハ、イの状態、すなわち信号なしの状態に保って誤動作
を防止する。この回路のゲート２としては、一般にＴ
Ｔ Ｌ ７４３８相当を部用し、ツェナーダイオード５
の電圧としては、ゲート２のハイ入力電圧との関係から
なるべく低いものを用いている。
ハ、イの状態、すなわち信号なしの状態に保って誤動作
を防止する。この回路のゲート２としては、一般にＴ
Ｔ Ｌ ７４３８相当を部用し、ツェナーダイオード５
の電圧としては、ゲート２のハイ入力電圧との関係から
なるべく低いものを用いている。
以上説明したように本発明は、別々の電源で動作する装
置本体と入出カドライブとの関係で電源オン・オフに起
因する誤動作を特殊な回路を付加することなく、簡単に
防止することが出来ると共に、確実に誤動作の防止をす
ることができる。
置本体と入出カドライブとの関係で電源オン・オフに起
因する誤動作を特殊な回路を付加することなく、簡単に
防止することが出来ると共に、確実に誤動作の防止をす
ることができる。
第１図は本発明の一実施例の回路図、第２図は従来の信
号出力回路を含む回路図である。図において １・・・リセット回路、２・・・ゲーＩ−回路（７４３
８）、３・・・ＬＳＩ回路、４．６・・・抵抗、５・・
・ツェナーダイオード、１０・・・制御回路、１１・・
・インターフェイス回路、１２・・・ドライブ装置であ
る。 −°＼ １士 弗 一２／ 第７図 第？図
号出力回路を含む回路図である。図において １・・・リセット回路、２・・・ゲーＩ−回路（７４３
８）、３・・・ＬＳＩ回路、４．６・・・抵抗、５・・
・ツェナーダイオード、１０・・・制御回路、１１・・
・インターフェイス回路、１２・・・ドライブ装置であ
る。 −°＼ １士 弗 一２／ 第７図 第？図
Claims (1)
- オープンコレクタ型ドライバーのゲート回路の一つの入
力に、電源と接地との間に接続したツェナーダイオード
と抵抗との接続回路を接続して構成され、前記ゲート回
路の一方の入力をロウレベルに固定し誤動作を防止した
ことを特徴とする信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147251A JPS627219A (ja) | 1985-07-03 | 1985-07-03 | 信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147251A JPS627219A (ja) | 1985-07-03 | 1985-07-03 | 信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627219A true JPS627219A (ja) | 1987-01-14 |
Family
ID=15426002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147251A Pending JPS627219A (ja) | 1985-07-03 | 1985-07-03 | 信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627219A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200128750A (ko) | 2018-07-26 | 2020-11-16 | 오리진 바이오테크놀로지 가부시키가이샤 | 기능성 계란 및 그 생산 방법 |
-
1985
- 1985-07-03 JP JP60147251A patent/JPS627219A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200128750A (ko) | 2018-07-26 | 2020-11-16 | 오리진 바이오테크놀로지 가부시키가이샤 | 기능성 계란 및 그 생산 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084221B2 (ja) | データ処理システムのバス補助回路 | |
| JPH0114739B2 (ja) | ||
| JPS6113482A (ja) | フロツピ−デイスク装置 | |
| JP2588911B2 (ja) | メモリカード回路 | |
| JPH0519911A (ja) | 電源回路 | |
| JPS5979327A (ja) | パワ−オンリセツト回路 | |
| JP2535546B2 (ja) | メモリカ−ド | |
| JPH01204521A (ja) | 出力インターフェース回路 | |
| JPS5842658B2 (ja) | レベルヘンカンカイロノ ホゴカイロ | |
| JPS6217855A (ja) | インタ−フエイス回路 | |
| JPH0430720Y2 (ja) | ||
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| JPS633171Y2 (ja) | ||
| JPS632919Y2 (ja) | ||
| JPS63142408A (ja) | 電圧監視回路 | |
| JP2747011B2 (ja) | 割込み信号インタフエース | |
| JPS5845046B2 (ja) | メモリデバイス選択回路 | |
| JPH039415A (ja) | メモリカートリッジ | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPH0721770B2 (ja) | 入力回路 | |
| JPS63245219A (ja) | 電源装置 | |
| JPS61240828A (ja) | 電源バツクアツプ回路 | |
| JPS5914426U (ja) | 入力回路 | |
| JPH0744523A (ja) | Ｏｔｐマイコン | |
| JPS59215122A (ja) | トランジスタ回路 |