JPS6218111B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はカラーテレビカメラ等の映像信号を処
理する装置における映像信号のブランキング期間
の不要信号を除去するためのブランキング装置に
関するもので、特に映像信号のブランキング期間
とそれ以外の信号期間とで生ずる直流電位の誤差
を防ぐことを目的とする半導体集積回路（以下、
ICと略す）に適したブランキング装置に関する
ものである。

従来のカラーテレビカメラにおけるブランキン
グ装置の一例を第１図に示す。第１図において、
１は色信号等の映像信号源で、この映像信号源１
の出力端子はコンデンサ２を介してトランジスタ
３のベースとトランジスタ４のコレクターに接続
されている。前記トランジスタ４のベースには、
端子５に入力されたクランプパルス信号が抵抗６
を介して印加されている。同トランジスタ４のエ
ミツタは出力基準電位V₇を有する基準電位回路
７に接続されている。又、前記トランジスタ３の
エミツタは一方をアースした定電流回路８と、抵
抗９を介してエミツタがアースされたトランジス
タ１０のコレクタ及びトランジスタ１１のベース
とに接続されている。そして前記トランジスタ１
０のベースには端子１２から抵抗６を介してブラ
ンキング信号が入力されている。トランジスタ１
４は前記トランジスタ１１とコレクタ及びエミツ
タが共通接続されており、トランジスタ１４のベ
ースは抵抗１５を介して、トランジスタ１６のエ
ミツタ及び一方をアースした定電流回路１７に接
続されている。さらに前記トランジスタ１４とト
ランジスタ１１と共通接続されたエミツタは、一
方をアースした定電流回路１９の入力端子に接続
され、前記トランジスタ１１および１４のエミツ
タと定電流回路１９の接続点より出力端子１８を
導出している。なおトランジスタ３，１１，１４
および１６のコレクタには端子２０から直流電源
により直流定電圧がかけられている。

さて上記のブランキング装置において、映像信
号源１よりの映像信号の直流電圧は、前記コンデ
ンサ２、トランジスタ３及びトランジスタ４によ
り構成されるクランプ回路によつて、基準電位回
路７の基準電位V₇にクランプされる。又トラン
ジスタ３のエミツタにおける映像信号の出力は抵
抗９を介してトランジスタ１１のベースに入力さ
れるが、ベースにブランキング信号が入力されて
いるスイツチングトランジスタ１０の導通・遮断
のスイツチ作用のため、ブランキング期間にはト
ランジスタ１０が導通されてトランジスタ１１の
ベース電位をほぼ0V（但し、スイツチングトラ
ンジスタ１０のＶ_CESATを無視する）とし、ブラ
ンキング期間以外の映像信号期間にはトランジス
タ１０の遮断によりトランジスタ１１のベース電
位は抵抗９の電圧低下分を除きトランジスタ３の
エミツタにおける映像信号の出力電圧がそのまま
入力される。一方基準電位V₇はトランジスタ１
６及び抵抗１５を介して、トランジスタ１４のベ
ースに入力される。このときトランジスタ１１及
びトランジスタ１４のそれぞれのベースに入力さ
れた高い方のベース電位が出力１８に出力される
ことになり、ブランキング期間には基準電位V₇
からの電位が出力され、それ以外の映像信号期間
には増幅された映像信号が出力されることによ
り、ブランキング期間中に生じている不要信号成
分の除去を行なつている。

上記のようなクランプ回路を使用したブランキ
ング装置をIC化した場合、映像信号入力端子及
びクランプ回路用コンデンサ２の接続端子として
合計３端子が必要となるが、ICの集積度を向上
させるためにより少ない端子数で実現できる直流
電位の負帰還を使つた方法が考えられる。その一
例について第２図を用いて説明する。まず映像信
号源１の出力は抵抗２１を介して、トランジスタ
２２のエミツタ及びトランジスタ２２のエミツタ
電流を決定している抵抗２３に接続されている。
前記トランジスタ２２のコレクタは抵抗２４を介
して直流電源に接続されており、前記トランジス
タ２２により増幅された映像信号はトランジスタ
３のベースに入力される。一方トランジスタ３の
エミツタの出力電位と基準電位V₇とは、端子５
にクランプパルス信号を有する電圧比較回路２５
によつて相方の電圧を比較し、その電位誤差をト
ランジスタ２２のベースに対して負帰還し、トラ
ンジスタ２２のコレクタ電流を制御し、トランジ
スタ３のエミツタの直流電位と基準電位V₇とを
一致させる。又、同負帰還内には一方をアースさ
れた交流成分除去用のコンデンサ２６を有する。
その他の構成については、第１図で説明した機構
とほぼ同様なので説明を省略する。

以上第２図で示したような回路構成にすると、
本回路におけるICの端子数は映像信号入力端子
と負帰還ループ内の交流成分除去用コンデンサ２
６の接続端子の合計２端子となる。現在のブラン
キング装置はほとんどがIC化されており、ICの
端子数減少によるICの集積度を高める上では、
第１図の回路構成よりも端子数の少ない第２図の
回路構成をとる必要がある。しかし第２図の回路
構成では、トランジスタ３のエミツタ電流（以下
Ｉ_Eと略す）は、ブランキング期間に定電流回路
８における矢印２７方向へ流れる定電流（以下
I₂₇とする）とトランジスタ１０の導通状態にお
けるトランジスタ１０のエミツタの矢印２８方向
へ流れる電流（以下、Ｉ_ONとする）とが加算され
る（Ｉ_E＝I₂₇＋Ｉ_ON）の場合と、ブランキング期
間以外の映像信号期間にトランジスタ１０の遮断
状態における（Ｉ_E＝I₂₇）の場合とが生ずる。こ
のことにより、トランジスタ３のベースとエミツ
タ間の電位Ｖ_BEは Ｖ_BE＝Ｖ_TＬ_pge（Ｉ_E／Ｉ_S） 〔但し、Ｖ_T＝KT／ｑ Ｋ…ボルツマン定数、 Ｔ……絶対温度、ｑ…電荷、 Ｉ_S＝ベース−エミツタ・ダイオードの逆方向飽
和電流〕 で表わされ、Ｉ_Eの変化によりＶ_BEも変化する。
このＶ_BEの変化のためブランキング回路の出力端
子１８の出力にはブランキング期間とその他の信
号期間とで直流電位の誤差が生じ、この結果映像
におけるホワイトバランスのズレが起こる。本発
明はこのような直流電位の誤差を防ぐための回路
を設けることにより、ホワイトバランスのズレを
防止する装置を提供するものである。

次に第３図を用いて、本発明の一実施例を説明
する。映像信号源１の出力は抵抗２１を介して、
トランジスタ２２のエミツタ及びトランジスタ２
２のエミツタ電流を決定している抵抗２３に接続
されている。前記トランジスタ２２のコレクタに
は抵抗２４を介して直流電源に接続されており、
トランジスタ２２により増幅された映像信号はト
ランジスタ３のベースに入力される。一方トラン
ジスタのエミツタの出力電位と基準電位V₇と
は、端子５にクランプパルス信号を有する電圧比
較回路２５によつて相方の電圧を比較し、その電
位誤差をトランジスタ２２のベースへ印加して負
帰還をかけ、トランジスタ２２のコレクタ電流を
制御し、トランジスタ３のエミツタの直流電位と
基準電位V₇とを一致させる。又、同負帰還内に
は一方をアースされた交流成分除去用のコンデン
サ２６を有しており、以上は前述した第２図の回
路と同じである。以下に第３図における構成の特
徴を述べる。トランジスタ３のエミツタの出力は
それぞれ抵抗２９及び３０を介して、それぞれト
ランジスタ３１及び３２のコレクタに接続されて
いる。一方基準電位V₇を有する基準電位回路７
の出力端はそれぞれ抵抗３３及び３４を介して、
それぞれトランジスタ３５及び３６のコレクタに
接続されている。特に、トランジスタ３１及び３
６のベースは、ブランキング信号入力端子８に接
続されている。又、トランジスタ３２及び３５の
ベースは、ブランキング信号を反転した信号を入
力する端子８′に接続されている。そしてトラン
ジスタ３１及び３５のエミツタは定電流回路３７
の入力に接続されており、トランジスタ３２及び
３６のエミタは定電流回路３８に接続されてお
り、トランジスタ３１及び３５とトランジスタ３
２及び３６はそれぞれ差動増幅器の如く接続され
ている。なおトランジスタ３１のコレクタはトラ
ンジスタ１１のベースに、トランジスタ３５のコ
レクタはトランジスタ１４のベースに、トランジ
スタ１１及び１４のコレクタは直流電源に、トラ
ンジスタ１１と１４のエミツタは出力端子１８と
定電流回路１９の入力端にそれぞれ接続されてい
る。さて映像信号が増幅された出力を有するトラ
ンジスタ３のエミツタにおいて、エミツタ電流Ｉ
_Eはブランキング期間に矢印３９の方向へ流れる
電流（以下I₃₉とする）、又はブランキング期間以
外の映像信号期間に矢印４０の方向へ流れる電流
（以下I₄₀とする）のどちらか一方の電流となつて
いる。たとえばブランキング期間に、スイツチ回
路としてのトランジスタ３１が導通しスイツチ回
路としてのトランジスタ３５が遮断するので、
I₃₉は定電流回路３７により矢印４２の方向へ流
れる定電流（以下I₄₂とする）となる。一方ブラ
ンキング期間以外の映像信号に、スイツチ回路と
してのトランジスタ３２が導通しスイツチ回路と
してのトランジスタ３６が遮断するのでI₄₀は定
電流回路３８により矢印４３の方向へ流れる定電
流（以下I₄₃とする）となる。このことをブラン
キング期間とそれ以外の映像信号期間とに分けて
詳しく説明する。

まずブランキング期間には、ブランキング信号
がトランジスタ３１及び３６のベースに端子８よ
り入力されるためトランジスタ３１及び３６は導
通状態となり、一方端子８′には端子８の入力と
反転したブランキング信号が入力されるので入力
信号がないことになり、トランジスタ３２及び３
５は遮断状態になる。このためトランジスタ３の
エミツタ電流Ｉ_EはI₄₂（但し、I₄₂＝α_１・I₃₉でα
_１はトランジスタ３１及び３５の電流増幅率）と
して流れる。又トランジスタ３１のコレクタと抵
抗２９（以下R₂₉とする）との間に接続されたト
ランジスタ１１のベース電位（以下、Ｖ_B-11とす
る）は、トランジスタ３のエミツタ電位をＶ_Eと
するとＶ_B-11＝Ｖ_E−I₃₉・R₂₉となる。一方トラン
ジスタ３５のコレクタと抵抗３３（以下R₃₃とす
る）との間に接続されたトランジスタ１４のベー
ス電位（以下、Ｖ_B-14とする）は、トランジスタ
３５が遮断状態のため矢印４１の方向の電流（以
下、I₄₁とする）が零となり、Ｖ_B-14は基準電位V₇
と同じになる。このため出力端子１８の出力はベ
ース電位の高いトランジスタ１４からの基準電位
V₇に応じたレベルとなる。

次にブランキング期間以外の映像信号期間につ
いて説明する。ブランキング期間以外の映像信号
期間では端子８はブランキング信号が入力されな
いためトランジスタ３１及び３６は遮断状態にな
り、一方反転信号が入力される端子８′はちよう
どブランキング信号のレベル電圧が入力された状
態になるのでトランジスタ３２及び３５は導通状
態となる。このためトランジスタ３のエミツタ電
流Ｉ_EはI₄₃（但し、I₄₃＝α_２・I₄₀でα_２はトラン
ジスタ３２及び３５の電流増幅率）として流れ
る。又トランジスタ１１のベース電位Ｖ_B-11はI₃₉
が零のためＶ_B-11＝Ｖ_Eになり、一方トランジス
タ１４のベース電位Ｖ_B-14は抵抗３３をR₃₃とす
るとＶ_B-14＝V₇−I₄₁・R₃₃となり、出力端子１８
にはベース電位の高いトランジスタ１１からの映
像信号が出力される。

以上トランジスタ３のエミツタ電流Ｉ_Eはブラ
ンキング期間にはトランジスタ３１を通つて定電
流I₄₂として流れ、ブランキング期間以外の映像
信号期間にはトランジスタ３２を通つて定電流
I₄₃として流れている。ここでブランキング期間
とそれ以外の映像信号期間とのそれぞれの期間と
もにI₄₂＝I₄₃となるように定電流回路３７及び定
電流回路３８を設定すれば、トランジスタ３のエ
ミツタ電流Ｉ_Eはブランキング期間及びそれ以外
の映像信号期間でも一定して流れ、トランジスタ
３におけるエミツタ電流Ｉ_Eの変化がなくなる。
その結果、映像におけるホワイトバランスのズレ
を防止できる。又、第３図における回路構成を
IC化した場合、製造過程におけるバラツキを考
慮してもＶ_BEの誤差は十分に１ｍＶ以下にするこ
とができ、映像信号のホワイトバランスのズレを
許容できる誤差電圧の範囲２〜３ｍＶを満たすこ
とができる。

次に第４図を用いて、本発明の他の実施例を説
明する。映像信号源１の出力端子は抵抗２１を介
して、トランジスタ２２′のエミツタ及び一方を
アースされた抵抗２３に接続されている。前記ト
ランジスタ２２′のベースは、一方が直流電源に
接続されている抵抗４４及び一方がアースされて
いる抵抗４５とに接続されている。又前記トラン
ジスタ２２′のコレクタにはトランジスタ４６の
ベースが接続され、同トランジスタ４６のコレク
タは直流電源に接続され、同トランジスタ４６の
エミツタはトランジスタ３′のベースとベースに
クランプパルス信号が印加されるトランジスタ４
７のコレクタと定電流回路８′とにそれぞれ接続
されている。前記トランジスタ３′のコレクタは
直流電源に、又前記トランジスタ４７のエミツタ
はコレクタが直流電源に接続されたトランジスタ
４８のベース及び一方をアースされたコンデンサ
４９に接続されている。なお、トランジスタ３′
のエミツタ及びトランジスタ４８のエミツタは、
一点鎖線で囲んだ回路のＡ点及びＢ点にそれぞれ
接続されている。ここで上記一点鎖線で囲んだ回
路は、前記第３図における一点鎖線で囲んだ回路
と同一であり、第４図におけるＡ点及びＢ点は第
３図におけるＡ点及びＢ点と同一である。さて第
４図において、基準電位は映像信号のブランキン
グ期間電位をトランジスタ４７、トランジスタ４
８及びコンデンサ４９で構成するゲート回路によ
つてゲートし、次のゲート期間まで保持すること
で得ている。特にトランジスタ３′は、前記第３
図を用いて説明したトランジスタ３に相当するも
のであり、トランジスタ３′のＩ_Eは矢印５０の方
向の電流のみでＡ点に接続されており、以下第３
図を用いて説明した内容と同様となるので、トラ
ンジスタ３′のＶ_BEの変動はない。その結果、映
像におけるホワイトバランスのズレを防止でき
る。又、第４図における回路構成をIC化した場
合、製造過程におけるバラツキを考慮してもＶ_BE
の誤差は十分に１ｍＶ以下にすることができ、映
像におけるホワイトバランスのズレを許容できる
誤差電圧の範囲２〜３ｍＶを満たす。

以上のように本発明は、IC化に適した第２図
のような構成回路を用いた場合、ブランキング期
間とそれ以外の信号期間とで生ずる映像のホワイ
トバランスのズレの問題を解消した。特に本発明
の回路構成は調整が不用であるためIC化に適し
ており、入出力の端子数削減によりICの集積度
が向上するなどの効果を有する。

なお、以上に説明してきた実施例以外にも、ス
イツチ回路を差動増幅器以外の方法で構成した
り、映像信号のブランキング期間電位又は平均値
電位と同一の基準電位を得る回路を用いてもよい
のは無論のことである。

【図面の簡単な説明】

第１図は従来のブランキング装置の一例を示す
回路図、第２図はIC化するのに適したブランキ
ング装置の一例を示す回路図、第３図は本発明の
一実施例を示す回路図、第４図は本発明の他の実
施例を示す回路図である。 １……映像信号源、３……トランジスタ、７…
…基準電位回路、１１，１４，３１，３２，３５
及び３６……トランジスタ、３７及び３８……定
電流回路。

Claims (1)

【特許請求の範囲】
1. １ 映像信号入力回路と、該映像信号入力回路か
   らの映像信号が有するブランキング期間電位又は
   平均値電位と同じ出力電位を有する基準電位回路
   と、前記映像信号入力回路の出力端にそれぞれ抵
   抗を介して入力端が接続されている第１、第２の
   スイツチ回路と、前記基準電位回路の出力端にそ
   れぞれ抵抗を介して入力端が接続されている第
   ３、第４のスイツチ回路と、前記第１、第３のス
   イツチ回路の出力端に接続されている第１の定電
   流回路と、前記第２、第４のスイツチ回路の出力
   端に接続され、前記第１の定電流回路と等しい電
   流量の第２の定電流回路と、ブランキング期間に
   は前記第１、第４のスイツチ回路を導通状態と
   し、前記第２、第３のスイツチ回路が遮断状態と
   なるよう、かつ、ブランキング期間以外の映像信
   号期間には前記第２、第３のスイツチ回路を導通
   状態とし、前記第１、第４のスイツチ回路が遮断
   状態となるよう駆動する駆動手段と、第１のスイ
   ツチ回路の入力端の第１の電位と第３のスイツチ
   回路の入力端の第３の電位を比較し、第１の電位
   が第３の電位より高い期間前記映像信号入力回路
   の出力に応じた信号を出力端子に生じせしめ、第
   ３の電位が第１の電位より高い期間前記基準電位
   回路の出力に応じた信号を前記出力端子に生じせ
   しめる比較出力回路とを有することを特徴とする
   ブランキング装置。