JPH0759041B2 - ブランキング回路 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第４図） Ｄ発明が解決しようとする問題点（第４図） Ｅ問題点を解決するための手段（第１図及び第３図） Ｆ作用（第１図及び第３図） Ｇ実施例（第１図〜第３図） Ｈ発明の効果 Ａ産業上の利用分野 本発明はブランキング回路に関し、特にビデオカメラの
ラスタ映像信号処理回路等に適用して好適なものであ
る。

Ｂ発明の概要 本発明はブランキング回路において、ブランキング期間
のみ所定の電圧を加えて、ブランキング期間以外は、こ
れと異なる電圧を加えることによって、入力信号波形に
関わらず、希望する電圧でブランキング動作を行わせる
ことができる。

Ｃ従来の技術 従来、例えばビデオカメラのラスタ映像信号処理回路等
においては、入力信号波形を所定の期間すなわちブラン
キング期間T_BLだけ、所定の基準電圧すなわちブランキ
ング電圧に置換する第４図に示すようなブランキング回
路を用いて、入力信号のブランキング期間の雑音部分を
除去したり、γ補正等の信号処理のための基準点を作成
したりするブランキング動作を行う。

第４図において、NPN型トランジスタQ1は、定電流源２
を用いたバツフア回路で入力端子T1に接続された信号源
１の入力信号S1をエミツタから抵抗３を介してトランジ
スタQ2のベースに出力する。

NPN型トランジスタQ2及びQ3は、差動増幅回路構成のNAM
（non addition mixing）回路を定電流源４と共に構成
し、共通に接続されたエミツタが出力端子T0に導出され
ている。

トランジスタQ3のベースには例えば正の電圧V₀₁の基準
電源６が接続されて、一方トランジスタQ2のベース及び
抵抗３の接続中点には、ブランキングパルスBLに同期し
て当該接続中点とアースラインL2とを短絡するスイッチ
回路５が接続されている。

以上の構成において、入力信号S1のブランキング期間T
_BLの間、スイッチ回路５が制御信号BLによってオン動作
すると、トランジスタQ2のベース電圧が低下して、トラ
ンジスタQ2はオフ動作すると共に、トランジスタQ3がオ
ン動作する。

従つて、出力端子T0には、基準電源６の電圧V₀₁からト
ランジスタQ3のベース・エミツタ電圧V_BE3を引いた値の
ブランキング電圧V₀₁−V_BE3が出力される。

一方ブランキング期間T_BL以外の期間T_S1においては、ト
ランジスタQ2のベース電圧V_B2はトランジスタQ3のベー
ス電圧V_B3より高くなり、トランジスタQ2がオン動作す
ると共に、トランジスタQ3がオフ動作する。

従つて、出力端子T0には、入力信号S1をトランジスタQ1
及びQ2のベース・エミツタ電圧V_BE1及びV_BE2分だけアー
スラインL2の電位側にシフトさせた電圧が出力される。

かくして、ブランキング期間T_BLにおいては、入力信号S
1は、後段の回路における信号処理のための基準点とし
て用いることのできる雑音成分のないクランプ電圧に置
換されることとなる。

Ｃ発明が解決しようとする問題点 ところが、例えばγ補正回路のように、入力信号S1のレ
ベルに応じて増幅器の利得を変化させるような処理を行
う場合は、その動作の基準点を入力信号S1の黒レベルの
電圧を基準として取扱うことが望ましい。

すなわちブランキング電圧を入力信号S1の黒レベルの電
圧とすることが望ましい。

しかし、第４図の従来のブランキング回路において、当
該電圧を等しくするためにトランジスタQ2及びトランジ
スタQ3のベース電圧V_B2及びV_B3を等しくすると、トラン
ジスタQ2及びQ3が共にオン動作してリニアな動作状態を
するようになり、そのためトランジスタQ2及びQ3が、当
該近傍の電圧において、共に影響し合う。その結果、ブ
ランキング期間T_BLにおいては、入力信号S1の波形の影
響が現れて、ブランキング期間T_BL以外の期間T_S1におい
ては入力信号S1にトランジスタQ3の電流の影響が現れ
る。

よつてブランキング期間T_BLに雑音成分が現れたり、黒
レベル近傍の信号が変化したりすることとなる。

この問題を解決するため従来は、ブランキング電圧を黒
レベルの電圧より50〜100〔mV〕程度低い値に選定し
て、当該ブランキング回路に接続される後段回路におい
てこの差電圧を考慮した構成を採用するようになされて
いる。しかしこのようにすると、当該差電圧の温度ドリ
フト等をも考慮せねばならず、画像信号処理回路全体と
して構成が複雑になる問題がある。

また、ブランキング期間T_BL以外の期間T_S1において、ト
ランジスタQ2のベース電圧V_B2がトランジスタQ3のベー
ス電圧V_B3より低くなると、トランジスタQ2に代つて、
トランジスタQ3がオン動作するため、出力端子T0には、
ブランキング電圧V₀₁−V_BE3が出力されることとなる。

従つて、入力信号S1がブランキング電圧V₀₁−V_BE3でク
ランプされた波形が出力されることとなるため、入力信
号S1の変化幅に含まれる中間のレベルに、ブランキング
電圧V₀₁−V_BE3を設定する必要があるような信号、例え
ば色差信号のブランキング動作を行うことは困難であつ
た。

本発明は以上の点を考慮してなされたもので、入力信号
の変化幅に拘わらず、希望する電圧で、ブランキング動
作を行うことができるブランキング回路を提案しようと
するものである。

Ｅ問題点を解決するための手段 かかる問題点を解決するために本発明においては、差動
増幅回路及び定電流源を組み合わせた非加算合成回路で
なり、入力映像信号S1のブランキング期間T_BLに相当す
る期間の間、入力映像信号S1の直流電圧を低下（又は上
昇）させ、ブランキング期間T_BLに相当する期間以外の
間T_S1、入力映像信号S1でなる映像信号を出力する第１
の回路（Q4、Q5、10（Q10、Q14、Q15、13））と、その
第１の回路（Q4、Q5、10（Q10、Q14、Q15、13））と同
様の非加算合成回路でなり、ブランキング期間T_BLに相
当する期間の間、所定の基準電圧V₀₂を出力し、そのブ
ランキング期間T_BLに相当する期間以外の間T_S1、基準電
圧の直流電圧を低下（又は上昇）させて出力する第２の
回路（Q6、Q7、11（Q11、Q16、Q17、15））と、第１及
び第２の回路（Q4、Q5、10（Q10、Q14、Q15、13））及
び（Q6、Q7、11（Q11、Q16、Q17、15））と同様の非加
算合成回路でなり、第１の回路（Q4、Q5、10（Q10、Q1
4、Q15、13））より出力される映像信号及び上記第２の
回路（Q6、Q7、11（Q11、Q16、Q17、15））より出力さ
れる基準電圧を比較し、電圧の高い（又は低い）方を選
択出力する第３の回路と（Q8、Q9、12（Q12、Q13、1
4））とを設け、入力映像信号S1のブランキング期間T_BL
を基準電圧V₀₂に置換して出力映像信号SOを送出するよ
うにした。

Ｆ作用 差動増幅回路及び定電流源を組み合わせた非加算合成回
路でなる第１、第２、第３の回路（Q4、Q5、10（Q10、Q
14、Q15、13））、（Q6、Q7、11（Q11、Q16、Q17、1
5））、（Q8、Q9、12（Q12、Q13、14））において、入
力映像信号S1は第１の回路（Q4、Q5、10（Q10、Q14、Q1
5、13））によつて、ブランキング期間T_BLのみ十分に低
い（又は高い）直流電圧にクランプされる。一方基準電
圧は第２の回路（Q6、Q7、11（Q11、Q16、Q17、15））
によつて、ブランキング期間T_BLのみ所定の基準電圧V₀₂
を有し、ブランキング期間T_BL以外の期間の間T_S1は十分
に低い（又は高い）直流電圧を有するようにする。これ
により第３の回路（Q8、Q9、12（Q12、Q13、14））でこ
れらを比較し、電圧の高い（又は低い）方を選択出力す
ることにより、入力映像信号S1のブランキング期間T_BL
を基準電圧V₀₂で置換した出力映像信号SOを送出し得
る。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

第４図との対応部分に同一符合を付して示す第１図にお
いて、PNP型トランジスタQ4及びQ5と、PNP型トランジス
タQ6及びQ7と、NPN型トランジスタQ8及びQ9とによつ
て、各々コレクタ及びエミツタを互いに接続した差動増
幅回路構成の３つのNAM回路を形成する。

トランジスタQ4及びQ5のコレクタはアースラインL2に接
続され、エミツタは定電流源10を介して電源ラインL1に
接続されている。一方トランジスタQ4のベースには信号
源１の入力信号S1が与えられ、トランジスタQ5のベース
に第２図（Ｂ）で示すブランキングパルスBL1が入力さ
れている。

かくして、トランジスタQ5のベース電圧V_B5がトランジ
スタQ4のベース電圧V_B4より低い場合は、トランジスタQ
5がオン動作すると共に、トランジスタQ4がオフ動作
し、トランジスタQ4及びQ5のエミツタの電圧は、トラン
ジスタQ5のベース電圧にトランジスタQ5のベース・エミ
ツタ電圧V_BE5を加えた電圧V_B5＋V_BE5となる。

逆に、トランジスタQ4のベース電圧V_B4が、トランジス
タQ5のベース電圧V_B5より低い場合は、トランジスタQ4
がオン動作すると共に、トランジスタQ5がオフ動作し、
トランジスタQ4及びQ5のエミツタの電圧は、トランジス
タQ4のベース電圧V_B4にトランジスタQ4のベース・エミ
ツタ電圧V_BE4を加えた電圧V_B4＋V_BE4となる。

またトランジスタQ6及びQ7のコレクタはアースラインL2
に接続され、エミツタは定電流源11を介して電源ライン
L1に接続されている。トランジスタQ7のベースにはブラ
ンキング期間の出力電圧を決定する正の電圧V₀₂の基準
電源９が接続され、トランジスタQ6のベースにはブラン
キングパルスBL1と逆変化する第２図（Ｃ）で示すブラ
ンキングパルスBL2が入力される。

かくして、トランジスタQ6及びQ7はトランジスタQ4及び
Q5と同様に動作して、トランジスタQ6のベース電圧V_B6
がトランジスタQ7のベース電圧V_B7より低い場合は、ト
ランジスタQ6がオン動作してトランジスタQ6及びQ7のエ
ミツタの電圧が、トランジスタQ6のベース電圧V_B6にト
ランジスタQ6のベース・エミツタ電圧V_BE6を加えた電圧
V_B6＋V_BE6となる。

逆にトランジスタQ7のベース電圧V_B7がトランジスタQ6
のベース電圧V_B6より低い場合は、トランジスタQ7がオ
ン動作してトランジスタQ7のベース電圧V_B7にトランジ
スタQ7のベース・エミツタ電圧V_BE7を加えた電圧V_B7＋V
_BE7となる。

さらにトランジスタQ8及びQ9のコレクタは電源ラインL1
に接続され、エミツタは低電流源12を介してアースライ
ンL2に接続されている。トランジスタQ8のベースにはト
ランジスタQ4及びQ5のエミツタに接続され、トランジス
タQ9のベース端子はトランジスタQ6及びQ7のエミツタに
接続されている。

そしてトランジスタQ8及びQ9のエミツタが出力端子T0に
導出されている。

かくしてトランジスタQ8及びQ9は、トランジスタQ8のベ
ース電圧V_B8（すなわちトランジスタQ4及びQ5のエミツ
タの電圧）が、トランジスタQ9のベース電圧V_B9（すな
わちトランジスタQ6及びQ7のエミツタの電圧）より高い
場合、トランジスタQ8がオン動作してトランジスタQ8の
ベース電圧V_B8から、トランジスタQ8のベース・エミツ
タ電圧V_BE8を引いた電圧V_B8−V_BE8を出力端子T0に出力
する。

逆にトランジスタQ9のベース電圧V_B9がトランジスタQR
のベース電圧V_B8より高い場合は、トランジスタQ9がオ
ン動作して、トランジスタQ9のベース電圧V_B9からトラ
ンジスタQ9のベース・エミツタ電圧V_BE9を引いた電圧V
_B9−V_BE9を出力する。

ブランキングパルスBL1は、第２図（Ｂ）で示すよう
に、ブランキング期間T_BLにおいて０〔Ｖ〕（入力信号S
1より低い電圧）になり、ブランキング期間T_BL以外の期
間T_S1においては、入力信号S1の電圧より高い電圧V_BL1
になる。

またブランキングパルスBL2は第２図（Ｃ）で示すよう
に、ブランキング期間T_BLにおいて、基準電原９の電圧V
₀₂より高い電圧V_BL2となり、ブランキング期間T_BL以外
の期間T_S1において、電圧は０〔Ｖ〕となる。

以上の構成において、ブランキング期間T_BLの間、トラ
ンジスタQ5は、ブランキングパルスBL1（第２図
（Ｂ））が０〔Ｖ〕に立ち下がることによつてトランジ
スタQ5がオン動作する。このときトランジスタQ8のベー
ス電圧V_B8は、トランジスタQ5のベース・エミツタ電圧V
_BE5（≒V_BE）となる（第２図（Ｄ））。これに対してブ
ランキング期間T_BLの間、トランジスタQ7は、ブランキ
ングパルスBL2（第２図（Ｃ））が電圧V_BL2に立ち上が
ることによりオン動作し、トランジスタQ9のベース電圧
V_B9は、トランジスタQ7のベース・エミツタ電圧V
_BE9（≒V_BE）と、電圧V₀₂との和の電圧V₀₂＋V_BEとなる
（第２図（Ｅ））。

従つて、ブランキング期間T_BLにおいて、トランジスタQ
8及びQ9のベース電圧V_B8及びV_B9の関係は、次式 V_B9＝V₀₂＋V_BE＞V_BE＝V_B8 ……（１） となり、トランジスタQ9がオン状態になつて、出力端子
T0は、トランジスタQ9のベース電圧V_B9からトランジス
タQ9のベース・エミツタ電圧V_BE（≒V_BE）を引いた電
圧、すなわち V_B9−V_BE9≒V₀₂ ……（２） になる（第２図（Ｆ））。

これに対してブランキング期間T_BL以外の期間T_S1におい
ては、ブランキングパルスBL1が電圧V_BL1になり（第２
図（Ｂ））、かつブランキングパルスBL2が電圧０
〔Ｖ〕になるので、トランジスタQ4及びQ6がオン状態と
なる。このときトランジスタQ8のベース電圧V_B8は、第
２図（Ｄ）で示すように、トランジスタQ4のベース・エ
ミツタ電圧V_BE4（≒V_BE）だけ正側にシフトした入力信
号の電圧になると共に、トランジスタQ9のベース電圧V
_B9は、第２図（Ｅ）で示すように、トランジスタQ6のベ
ース・エミツタ電圧V_BE6（≒V_BE）となる。

従つてトランジスタQ8及びQ9のベース電圧V_B8及びV_B9の
関係は次式 V_B8＞V_B9＝V_BE ……（３） となり、その結果トランジスタQ8がオン状態となり、出
力端子T0には入力信号S1の電圧が得られる（第２図
（Ｆ））。

かくして出力端子T0には、ブランキング期間T_BLにおい
ては、基準電源９の電圧V₀₂が得られ、またブランキン
グ期間T_BL以外の期間T_S1においては、入力信号S1の波形
が得られるようになる。

以上の構成によれば、ブランキング期間T_BLの間、ブラ
ンキング電圧に相当する電圧を置き換えることができる
ので、必要に応じて任意の波形をもつ入力信号S1（例え
ば色差信号等）に対して、ブランキング期間T_BLにおけ
る電圧V₀₂を、任意の値、例えば黒レベル等に設定し得
るブランキング回路を得ることができる。

因に上述の実施例の場合ブランキング期間T_BLの電圧V₀₂
は、電源ラインL1の電圧V_CCからトランジスタQ7のベー
ス・エミツタ電圧V_BE7を引いた電圧V_CC−V_BE近傍の値か
ら０〔Ｖ〕近傍までの広い範囲に設定することができ
る。

第３図は本発明の第２の実施例を示すもので、第１図と
の対応部分に同一符合を付して示すように、NPN型トラ
ンジスタQ12及びQ13、Q14及びQ15、Q16及びQ17とからな
る３つの差動増幅回路構成のNAM回路、トランジスタQ10
及びQ11とでブランキング回路が構成されている。

トランジスタQ14及びQ15のコレクタは、抵抗値R₂の抵抗
16を介して互いに接続され、エミツタが定電流源13を共
通に介してアースラインL2に接続されている。トランジ
スタQ14及びQ15のベースにはそれぞれブランキングパル
スBL1及びBL2が与えられている。

トランジスタQ14のコレクタは、ベースに信号源１の入
力信号S1を受けるトランジスタQ10を介して電源ラインL
1に接続され、トランジスタQ15のコレクタはトランジス
タQ12のベースに接続されている。

従つてトランジスタQ14のベース電圧V_B14が、トランジ
スタQ15のベース電圧V_B15より高くなると、トランジス
タQ14がオン動作して、トランジスタQ12のベース電圧V
_B12はトランジスタQ10のエミツタ電圧V_E10と等しくな
る。

逆にトランジスタQ14のベース電圧V_B15がトランジスタQ
15のベース電圧V_B15より低くなると、トランジスタQ15
がオン動作して、トランジスタQ12のベース電圧V
_B12は、定電流源13の電流I₁₃が抵抗16に流れることによ
つて生じる降下電圧V₁₆＝I₁₃・R₂だけトランジスタQ10
のエミツタ電圧V_E10より低い電圧になる。

またトランジスタQ16及びQ17のコレクタは抵抗値R₃の抵
抗17を介して互いに接続され、エミツタが低電流源15を
共通に介してアースラインL2に接続されている。トラン
ジスタQ16及びQ17のベースにはそれぞれブランキングパ
ルスBL1及びBL2が与えられている。

トランジスタQ16のコレクタ及びトランジスタQ13のベー
スは、ベースに基準電源20の出力電圧V₀₃を受けるトラ
ンジスタQ11を介して電源ラインL1に接続されている。

従つてトランジスタQ16のベース電圧V_B16が、トランジ
スタQ17のベース電圧V_B17より低くなると、トランジス
タQ17がオン動作して、トランジスタQ13のベース電圧V
_B13がトランジスタQ11のエミツタ電圧V_E10と等しくな
る。

逆にトランジスタQ16のベース電圧V_B16がトランジスタQ
17のベース電圧V_B17より高くなると、トランジスタQ16
がオン動作して、トランジスタQ13のベース電圧V
_B13は、定電流源15の電流I₁₅が抵抗17に流れることによ
つて生じる電位差V₁₇＝I₁₅・R₃だけトランジスタQ11の
エミツタ電圧V_E11より低い電圧となる。

さらに、トランジスタQ12及びQ13のコレクタは電源ライ
ンL1に接続され、エミツタは定電流源14を共通に介して
アースラインL2に接続されている。そしてトランジスタ
Q12及びQ13のエミツタが、出力端子T0に導出されてい
る。

従つてトランジスタQ12のベース電圧V_B12がトランジス
タQ13のベース電圧V_B13より高くなると、トランジスタQ
12がオン動作して、トランジスタQ12のベース電圧V_B12
からベース・エミツタ電圧V_BE12だけ低い電圧V_B12−V
_BE12が出力端子T0に出力される。

逆にトランジスタQ12のベース電圧V_B12がトランジスタQ
13のベース電圧V_B13より低くなると、トランジスタQ13
がオン動作して、トランジスタQ13のベース電圧V_B13か
らベースエミツタ間電圧V_BE13だけ低い電圧V_B13−V_BE13
が出力端子T0に出力される。

以上の構成において、ブランキング期間T_BLの間、ブラ
ンキングパルスBL1の電圧がブランキングパルスBL2の電
圧より低くなるので、トランジスタQ15及びQ17がオン動
作する。

このとき、トランジスタQ12のベース電圧V_B12は入力信
号S1の電圧V_S1からトランジスタQ10のベース・エミツタ
電圧V_BE10及び抵抗16の降下電圧I₁₃・R₂の和だけ低い電
圧V_S1−V_BE10−I₁₂・R₂となる。

またトランジスタQ13のベース電圧V_B1は、基準電源20の
電圧V₀₃からトランジスタQ11のベース・エミッタ電圧V
_BE11だけ低い電圧V₀₃−V_BE11となる。

いま入力信号S1の電圧V_S1に対して、基準電源20の電圧V
₀₃が次式 V_S1−V_BE10−I₁₂・R₂＜V₀₃−V_BE11 ……（３） となるように選定されていると、トランジスタQ13がオ
ン動作して、出力端子T0に得られる出力信号S0は、次式 S0＝V₀₃−V_BE11−V_BE13 ≒V₀₃−2V_BE ……（４） になる。

一方ブランキング期間T_BL以外の期間T_S1の間は、逆にブ
ランキングパルスBL1の電圧がブランキングパルスBL2の
電圧より高くなるので、トランジスタQ14及びQ16がオン
動作する。

このとき、トランジスタQ12のベース電圧V_B12は、入力
信号S1の電圧V_S1からトランジスタQ10のベース・エミツ
タ電圧V_BE10だけ低い電圧V_S1−V_BE10となる。

またトランジスタQ13のベース電圧V_B13は基準電源20の
電圧V₀₃からトランジスタQ11のベースエミツタ間電圧V
_BE11及び抵抗17の電圧降下の電圧I₁₅・R₃だけ低い電圧V
₀₃−V_BE11−I₁₅・R₃となる。

ここで次式 V_S1−V_BE10＞V₀₃−V_BE11−I₁₅・R₃ ……（５） の関係が成り立つ範囲において、トランジスタQ12がオ
ン動作して、出力端子T0に得られる出力信号S0は、 S0＝V_S1−V_BE10−V_BE12 ≒V_S1−2V_BE ……（６） になる。

かくしてブランキング期間T_BLにおいては基準電源20に
基づく電圧V₀₃−2V_BEが出力される。ブランキング期間T
_BL以外の期間T_S1においては入力信号に基づく電圧V_S1−
2V_BEが出力されることとなる。

以上の構成によれば、（３）式及び（５）式を満足する
範囲、すなわち、次式 V₀₃−I₁₅・R₃＜V_S1＜V₀₃＋I₁₂・R₂ ……（７） を満足する範囲において、第１の実施例と同等の効果を
得ることができる。

また本実施例の場合には、いずれもNPN型トランジスタ
を用いているためIC化に適したブランキング回路を得る
ことができる。

なお上述の実施例において用いたPNP型トランジスタに
代えてNPN型トランジスタを用いて、かつNPN型トランジ
スタに代えてPNP型トランジスタを用いた回路構成を行
って、同等の結果を得ることができる。

この場合、各トランジスタの端子電圧、ブランキングパ
ルスBL1及びBL2及び電源電圧は、本実施例と正負反転す
ることとなり、例えば第１図のトランジスタQ8及びQ9に
相当するトランジスタにおいては、ブランキング期間に
おいては、入力信号側の電圧が上昇して、基準電源側の
電圧が低下することとなる。

また本発明は、ビデオカメラのラスタ映像信号処理回路
に限らず、テレビジヨン受像機及びビデオテープレコー
ダ等の信号処理回路のブランキング回路として広く適用
することができる。

Ｈ発明の効果 以上のように本発明によれば、ブランキング期間とそれ
以外の期間で、出力の差動増幅回路を構成するトランジ
スタに加える入力信号及び基準電圧レベルを換えること
により、入力信号の波形に拘わらず自由にブランキング
電圧を選ぶことができるため、ラスタ映像信号に対して
雑音を含まない任意の電圧レベルをもつブランキング区
間を確実に挿入することができる。

【図面の簡単な説明】

第１図は本発明のブランキング回路の第１の実施例を示
す接続図、第２図はその各部の信号を示す信号波形図、
第３図は本発明のブランキング回路の第２の実施例を示
す接続図、第４図は従来回路を示す接続図である。 １……信号源、2,4,10〜15……定電流源、3,16,17……
抵抗、６、９、20……基準電源、Q1〜Q17……トランジ
スタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】差動増幅回路及び定電流源を組み合わせた
   非加算合成回路でなり、入力映像信号のブランキング期
   間に相当する期間の間、上記入力映像信号の直流電圧を
   低下（又は上昇）させ、上記ブランキング期間に相当す
   る期間以外の間、上記入力映像信号でなる映像信号を出
   力する第１の回路と、 当該第１の回路と同様の非加算合成回路でなり、上記ブ
   ランキング期間に相当する期間の間、所定の基準電圧を
   出力し、当該ブランキング期間に相当する期間以外の
   間、上記基準電圧の直流電圧を低下（又は上昇）させて
   出力する第２の回路と、 上記第１及び第２の回路と同様の非加算合成回路でな
   り、上記第１の回路より出力される映像信号及び上記第
   ２の回路より出力される基準電圧を比較し、電圧の高い
   （又は低い）方を選択出力する第３の回路と を具え、上記入力映像信号のブランキング期間を上記基
   準電圧に置換して出力映像信号を送出するようにした ことを特徴とするブランキング回路。