JPS62182853A - デイスクキヤツシユ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 炎免且Ｉ 本発明はディスクキャッシュ装置に関し、特にストアイ
ン機能を有するディスクキャッシュ装置に関する。

従来技術 一般に、ディスクキャッシュメモリはワード単位に１ビ
ットエラー検出・訂正機能と２ビツトエラー検出機能と
を持っており、メモリにお【プる障害は１ごットエラー
から２ビツトエラーへと進行するのが酋通である。また
、これらデータエラーの検出はメモリの読み出し時に行
われる。

従来のディスクキャッシュ装置では、キャッシュメモリ
に１ビツトエラーがあってもエラーの履歴を残して適当
な契機に上位装置へその履歴を報告するのみであり、１
ビツトエラーのあるメモリエリアをそのままキャッシュ
メモリとして使用していた。この方式はキャッシュメモ
リ内の情報と磁気ディスク内の情報とが一致している間
は有効である。なぜなら、１ピツｌ〜エラーが２ビット
エラーへと進行するまでの間キャッシュメモリの有効容
量を減らさずに済むし、２ピツ１〜エラーへ進行した場
合は、その時点でキャッシュメモリ内の情報を関東して
直接磁気ディスク内の情報を用いることによりデータ破
壊とはならないからである。

しかし、キャッシュメモリ内の情報のみを書ぎ換え、そ
の時点では磁気ディスク内の情報を古き換えないという
いわゆるストアイン動作を行う場合、キャッシュメモリ
内の情報が磁気ディスクによき戻されるまでの間に１ビ
ツトエラーが２ビットエラーへ進行すると、データ破壊
となるという欠点があった。

発明の目的 本発明の目的は、ストアイン動作により半導体キャッシ
ュメモリ内に占かれた情報がメモリ障害の進行によって
破壊されるのを防止することが可能なディスクキャッシ
ュ装置を提供することである。

発明の構成 本発明にＪ、るディスクキャッシュ装置は、複数のバッ
フ１セグメントを右するディスクキνツシュメ〔りと、
これ等バッファセグメン１−にＭビット（Ｍは正の整数
）以下のエラー検出・ｇ］正が可能なエラー検出・訂正
］−ドを付加してデータを出込む書込み手段と、前記バ
ッフ１セグメントのデータがＮビット（ＮはＭ以下の正
の整数）の訂正可能エラーを有するか否か検出する１ラ
一検出手段と、前記バッファセグメント毎に前記検出手
段ににる訂正可能エラーの検出履歴を保持する履歴保持
テーブルとを右し、上位装置からのデータ書込み指示が
ストアイン操作を要求するものである場合、前記履歴保
持テーブルを参照してこのストアイン操作の対象となる
バッフ７セグメントをＰビット（ＰはＭ以下の正の整数
）以上の訂正可能エラーの検出履歴がないバッファセグ
メントに割当てられるようにしたことを特徴としている
。

１五３ 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例のブロック図であり、ディスク
キャッシュ装置１は、ＣＰＵ（マイクロブ０セツサから
なるものとする）２と、キャッシュメモリ３と、このキ
ャッシュメモリ３へのデータ書込みに際してエラー検出
・訂正可能なコードを付加するコード付加部４と、キャ
ッシュメモリ３からのデータ読み出しに際してエラー検
出をなすエラー検出部５と、キャッシュアダプタ６と、
ホストアダプタ７と、ディスクインタフェースアダプタ
８とからなる。

上位装置としてホストプロセッサ９が設けられており、
ポストアダプタ７と相互接続されている。

磁気ディスク装置１１〜１３はディスクコントローラ１
０を介してディスクインタフェースアダプタ８と相互接
続されている。

ギｔ／ツシュメモリ３は一連のアドレス空間を待つ＝１
６導体メモリであり、書込み時にコード付加部４に４３
いて、ワード単位に１ごットエラー検出・訂正、２ビツ
トエラー検出コードが付加されてこの半導体メモリ３へ
書込まれる。読み出し時に、エラー検出部５においてワ
ード単位に１ビツトエラー検出・訂正、２ピツＩ・エラ
ー検出が行われるようになっている。また、１ビツトエ
ラー又は２ビツトエラーが検出された場合は、エラーの
発生状況をＣＰＩＪ２に告知するステータスが生成され
る。

キャッシュメモリのアドレス空間は、Ｙ本のバッファセ
グメントと、これらバッフ７セグメントの使用状況及び
キャッシュの追い出し管理等を行う管理用のディレクト
リテーブルと、エラーの検出履歴等の管理を行うＬ　ｒ
（Ｕ　（Ｌｅａｓｔ　ｌ１ｅｃｅｎｔ　Ｕｓｅ＞テーブ
ルとに論理的に分離されている。

ディレクトリテーブルは第２図に示す様に、使用中フラ
グ、ホームフラグ、物理Ｉ・ラックアドレス、前方リン
ク、後方リンク及びキャッシュアドレスからなる。また
、ＬＲＵテーブルは第３図に示す様に、バッファセグメ
ントと１対１に対応してオンラインフラグ、１ビツトエ
ラーフラグ、前方リンク、後方リンク及びディレクトリ
ポインタからなる。オンラインフラグと１ヒットエラー
フラグとは対応するバッフ？セグメン１−の障害状況履
歴を示すものである。

ＣＰＵ２によって行われるギヤフシ１メモリ３の初期試
験時あるいはホス１〜ブロヒツリ・９によって起動され
たバッファセグメントの読み出し時に、マイクロプロセ
ッサノ２はキャッシュメモリ３のステータスを調査し、
１ビツトエラーが検出されていれば該当するＬＲＵテー
ブルのエントリの１ビツトエラーフラグを「１」とし、
２ビツトエラーが検出されていれば以降当バッファセグ
メントの使用を禁止するためにオンラインフラグを「０
」とする。

ホストブロセッ１す９からストアイン領域が指示される
と、マイクロプロセッサ２はこの領域の全てのトラック
に対してバッファセグメントを割当てるために個々のト
ラック毎に次の操作を行う。

物理トラックアドレスをキャッシュメモリ用のアドレス
へ縮退すべくハツシュ化して、ディレクトリテーブルの
ホームエントリを求める。このエントリが未使用であれ
ば当トラックをこのエントリに割当てる。この■ントり
が既にホームエントりとし使用中の場合、未使用のブイ
レフ１−りエン１−りを、当１〜ラックに割当でてホー
ムエン１−りとのリンクをとる。このエン１〜りが他の
ホームエントリにリンクされて使用されている場合はこ
の１ントりを未使用の１イレクトリエンｌ−りに移して
当トラックをこのエントリに割当てる。

Ｌ、　ＲＵリンクのＬＲＵポインタに近い側から（すな
わち、時間的に最も過去にアクセスされたものから）順
にオンラインフラグが「１」で１ピツ１〜エラーフラグ
がｒＯＪであるＩＲＵエントリをｌ−ＲＵリンクから抜
き、これ等１−　ＲｔＪリンクのみを使用可とするので
ある。これ等ＬＲｔＪリンクを使用していたディレクト
デープルのディレクトリエントりの使用中フラグを「０
」とする。ディレクトリエントりが他のディレクトリエ
ントリとリンクしていれば、リンクの変更を行う。取得
したＬＲＵリンクとディレクトリエントリとを関連づけ
る。

こうすることにより、訂正不可能な２ビツトエラーが検
出されたバッファセグメントのストアイン動作による使
用が禁止されるので、メモリ障害の進行によりデータの
破壊が生じるのを有効に防止し得ることになるのである
。

λ」立方ユ 以上説明したＪ：うに、本発明のディスクキャッシュ［
を用いることにより、ストアイン動作により半導体メモ
リに書かれた情報がメモリ障害の進行によって破壊され
るのを抑止することが可能となるため、情報処理システ
ムの信頼性を高めることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はキャッ
シュメモリ内のディレクトリデープルの例を示した図、
第３図はキャッシュメモリ内のＬＲＵテーブルの例を示
した図である。 主要部分の符号の説明 １・・・・・・ディスクキャッシュ装置２・・・・・・
ＣＰ　ＬＪ ３・・・・・・キャッシュメモリ ４・・・・・・エラー検出・訂正コード付加部５・・・
・・・エラー検出部

Claims (1)

【特許請求の範囲】
1. 複数のバッファセグメントを有するディスクキャッシュ
   メモリと、これ等バッファセグメントにＭビット（Ｍは
   正の整数）以下のエラー検出・訂正が可能なエラー検出
   ・訂正コードを付加してデータを書込む書込み手段と、
   前記バッファセグメントのデータがＮビット（ＮはＭ以
   下の正の整数）の訂正可能エラーを有するか否か検出す
   るエラー検出手段と、前記バッファセグメント毎に前記
   検出手段による訂正可能エラーの検出履歴を保持する履
   歴保持テーブルとを有し、上位装置からのデータ書込み
   指示がストアイン操作を要求するものである場合、前記
   履歴保持テーブルを参照してこのストアイン操作の対象
   となるバッファセグメントをＰビット（ＰはＭ以下の正
   の整数）以上の訂正可能エラーの検出履歴がないバッフ
   ァセグメントに割当てられるようにしたことを特徴とす
   るディスクキャッシュ装置。