JPS62185281A - 再生デジタル音声信号のミユ−テイング回路 - Google Patents
再生デジタル音声信号のミユ−テイング回路Info
- Publication number
- JPS62185281A JPS62185281A JP2848486A JP2848486A JPS62185281A JP S62185281 A JPS62185281 A JP S62185281A JP 2848486 A JP2848486 A JP 2848486A JP 2848486 A JP2848486 A JP 2848486A JP S62185281 A JPS62185281 A JP S62185281A
- Authority
- JP
- Japan
- Prior art keywords
- supplied
- time
- muting
- difference
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Noise Elimination (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記録媒体より再生されたデジタル音声信号にエ
ラーがあった場合、これにミューティングを掛けるよう
にしたミューティング回路に関する。
ラーがあった場合、これにミューティングを掛けるよう
にしたミューティング回路に関する。
本発明は再生デジタル音声信号のミューティング回路に
関し、再生デジタル音声信号に伴う所定時間差のエラー
フラグの計数値の差を基準値と比較し、その計数値の差
が基準値以上に成った時点乃至その後基準値未満になっ
てから所定時間経過した時点の期間は、再生デジタル音
声信号にミューティングを掛けるようにしたことにより
、再生デジタル音声信号のエラーがある程度以上多いと
きは、それが少なく成るまで、その再生デジタル音声信
号にミューティングを掛けることができるようにしたも
のである。
関し、再生デジタル音声信号に伴う所定時間差のエラー
フラグの計数値の差を基準値と比較し、その計数値の差
が基準値以上に成った時点乃至その後基準値未満になっ
てから所定時間経過した時点の期間は、再生デジタル音
声信号にミューティングを掛けるようにしたことにより
、再生デジタル音声信号のエラーがある程度以上多いと
きは、それが少なく成るまで、その再生デジタル音声信
号にミューティングを掛けることができるようにしたも
のである。
従来のデジタル音声信号の記録再生の可能なテープレコ
ーダでは、その再生系において、磁気テープに記録され
たデジタル音声信号を、回転磁気ヘッド又は固定磁気ヘ
ッドで再生し、それをジッタ補正した後、エラーを検出
して、エラー訂正を行うと共に、エラー修整を行った後
、これをＤ／Ａ変換することにより、再生アナログ音声
信号を得るようにしていた。
ーダでは、その再生系において、磁気テープに記録され
たデジタル音声信号を、回転磁気ヘッド又は固定磁気ヘ
ッドで再生し、それをジッタ補正した後、エラーを検出
して、エラー訂正を行うと共に、エラー修整を行った後
、これをＤ／Ａ変換することにより、再生アナログ音声
信号を得るようにしていた。
かかる従来のテープレコーダでは、再生デジタル音声信
号をエラー訂正及びエラー修整しても、そのエラーを補
正しきれない場合があり、このときは再生アナログ音声
信号にかなりのノイズが混入しているため、これをスピ
ーカで再生すると頗る聞き苦しいものと成る。
号をエラー訂正及びエラー修整しても、そのエラーを補
正しきれない場合があり、このときは再生アナログ音声
信号にかなりのノイズが混入しているため、これをスピ
ーカで再生すると頗る聞き苦しいものと成る。
かかる点に鑑み、本発明は、再生デジタル音声信号のエ
ラーがある程度以上多いときは、それが少なく成るまで
、その再生デジタル音声信号にミューティングを掛ける
ことのできる再生デジタル音声信号のミューティング回
路を提案しようとするものである。
ラーがある程度以上多いときは、それが少なく成るまで
、その再生デジタル音声信号にミューティングを掛ける
ことのできる再生デジタル音声信号のミューティング回
路を提案しようとするものである。
本発明による再生デジタル音声信号のミューティング回
路は、再生デジタル音声信号の供給されるゲートＲＧ３
と、デジタル音声信号に伴うエラーフラグを計数する第
１のカウンタＣＴＩ と、エラーフラグの供給される
遅延回路ＤＬ２と、遅延回路ＤＬ２によって遅延された
エラーフラグを計数する第２のカウンタＣＴ２ と、第
１及び第２のカウンタＣＴ、 、 Ｃ７０の計数値を供
給してその計数値の差を算出する減算器（１６）と、減
算器（１６）によって算出された計数値の差を基準値と
比較するコンパレータＣＰと、コンパレータＣＰよりの
比較出力によって制御され、計数値の差が基準値以上に
なった時点乃至計数値が基準値未満に成ってから所定時
間が経過するまでの時点の期間のミューティング信号を
発生するタイマ回路ＣＴ３とを有し、タイマ回路ＣＴ３
より得られたミューティング信号をゲートＲＧ３に供給
するようにしたことを特徴とするものである。
路は、再生デジタル音声信号の供給されるゲートＲＧ３
と、デジタル音声信号に伴うエラーフラグを計数する第
１のカウンタＣＴＩ と、エラーフラグの供給される
遅延回路ＤＬ２と、遅延回路ＤＬ２によって遅延された
エラーフラグを計数する第２のカウンタＣＴ２ と、第
１及び第２のカウンタＣＴ、 、 Ｃ７０の計数値を供
給してその計数値の差を算出する減算器（１６）と、減
算器（１６）によって算出された計数値の差を基準値と
比較するコンパレータＣＰと、コンパレータＣＰよりの
比較出力によって制御され、計数値の差が基準値以上に
なった時点乃至計数値が基準値未満に成ってから所定時
間が経過するまでの時点の期間のミューティング信号を
発生するタイマ回路ＣＴ３とを有し、タイマ回路ＣＴ３
より得られたミューティング信号をゲートＲＧ３に供給
するようにしたことを特徴とするものである。
かかる本発明によれば、再生デジタル音声信号に伴う所
定時間差のエラーフラグの計数値の差を基準値と比較し
、その計数値の差が基準値以上に成った時点乃至その後
基準値未満になってから所定時間経過した時点の期間は
、再生デジタル音声信号にミューティングが掛けられる
。
定時間差のエラーフラグの計数値の差を基準値と比較し
、その計数値の差が基準値以上に成った時点乃至その後
基準値未満になってから所定時間経過した時点の期間は
、再生デジタル音声信号にミューティングが掛けられる
。
以下に、図面を参照して、本発明の一実施例を詳細に説
明する。
明する。
先ず、第２図を参照して、本発明を通用したテープレコ
ーダの再生系の一例を説明する。（１）は磁気テープで
、これにはＰＣＭ音声信号が、傾斜トラック又は長手方
向のトラックを形成する如く、単独で又は映像信号と共
に、記録されている。
ーダの再生系の一例を説明する。（１）は磁気テープで
、これにはＰＣＭ音声信号が、傾斜トラック又は長手方
向のトラックを形成する如く、単独で又は映像信号と共
に、記録されている。
（２）は再生磁気ヘッド（回転磁気ヘッド又は固定磁気
ヘッド）で、これによりテープ（１）に記録されている
ＰＣＭ音声信号が再生され、これが増幅回路（３）を介
してＰＣＭ復調回路（４）に供給されて、ＰＣＭ復調さ
れる。この復調回路（４）から得られたデジタル音声信
号は、ＴＢＣ（タイムベースコレクタ）（５）を経てエ
ラー検出・訂正・修整回路（６）に供給される。
ヘッド）で、これによりテープ（１）に記録されている
ＰＣＭ音声信号が再生され、これが増幅回路（３）を介
してＰＣＭ復調回路（４）に供給されて、ＰＣＭ復調さ
れる。この復調回路（４）から得られたデジタル音声信
号は、ＴＢＣ（タイムベースコレクタ）（５）を経てエ
ラー検出・訂正・修整回路（６）に供給される。
この回路（６）では、デジタル音声信号のエラー検出、
そのエラー訂正及びエラー修整を行う。
そのエラー訂正及びエラー修整を行う。
そして、このデジタル音声信号に、エラー訂正及びエラ
ー修整によってもエラー補正しきれなかったエラーがあ
る場合には、デジタル音声信号のサンプルデータ毎にエ
ラーフラグを発生させるようにする。
ー修整によってもエラー補正しきれなかったエラーがあ
る場合には、デジタル音声信号のサンプルデータ毎にエ
ラーフラグを発生させるようにする。
このエラー検出・訂正・修整回路（６）からのデジタル
音声信号及びエラーフラグは、ミューティング回路（７
）に供給される。このミューティング回路（７）の具体
的構成は、第１図を参照して後述する。ミューティング
回路（７）を経たデジタル音声信号は、Ｄ／Ａ変換器（
８）に供給されてアナログ音声信号に変換され、このア
ナログ音声信号はローパスフィルタ（９）に供給されて
高周波成分が除去された後、出力端子（１０）に出力さ
れる。
音声信号及びエラーフラグは、ミューティング回路（７
）に供給される。このミューティング回路（７）の具体
的構成は、第１図を参照して後述する。ミューティング
回路（７）を経たデジタル音声信号は、Ｄ／Ａ変換器（
８）に供給されてアナログ音声信号に変換され、このア
ナログ音声信号はローパスフィルタ（９）に供給されて
高周波成分が除去された後、出力端子（１０）に出力さ
れる。
次ぎに、第１図を参照して、第２図のミューティング回
路（７）の具体構成について説明する。
路（７）の具体構成について説明する。
尚、この第１図のミューティング回路の各部の信号のタ
イムチャートを第３図〜第５図に示す。
イムチャートを第３図〜第５図に示す。
（１１）、（１２）及び（１３）は、エラー検出・訂正
・修整回路（６）からの夫々入力データ（デジタル音声
信号）（第３図Ｂ）、エラーフラグ（第３図Ｃ）及びク
ロック（サンプルクロック）（第３図Ａ）が供給される
入力端子である。
・修整回路（６）からの夫々入力データ（デジタル音声
信号）（第３図Ｂ）、エラーフラグ（第３図Ｃ）及びク
ロック（サンプルクロック）（第３図Ａ）が供給される
入力端子である。
（１４）は、記録モニタ（ＥＥ）時に高レベルと成り、
再生時に低レベルと成るモード信号ＥＥ／ＰＢ（第４図
Ａ）の供給される入力端子、（１５）はノーマル再生時
に高レベルと成り、変速再生（高速再生、低速再生、静
止再生、逆転再生等）時に低レベルと成るモード信号Ｎ
／Ｓ （第４図Ｂ）の供給される入力端子である。
再生時に低レベルと成るモード信号ＥＥ／ＰＢ（第４図
Ａ）の供給される入力端子、（１５）はノーマル再生時
に高レベルと成り、変速再生（高速再生、低速再生、静
止再生、逆転再生等）時に低レベルと成るモード信号Ｎ
／Ｓ （第４図Ｂ）の供給される入力端子である。
ＤＬ、 、ＤＬ２及びＤＬ３は、共に遅延時間が例えば
、２５６クロノク（サンプリングクロック）周期時間の
遅延回路である。
、２５６クロノク（サンプリングクロック）周期時間の
遅延回路である。
入力端子（１１）からの入力データは、遅延回路ＤＬＩ
に供給され、その遅延されたデータ（第３図Ｅ）が、
縦続接続された３段のレジスタＲＧ、、ＲＧ２及びＲＧ
３を順次に通じて、出力データの出力される出力端子（
１９）に供給される。ここで、最終段のレジスタＲＧ３
は、インヒビソトゲートとして機能し、そのクリア信号
入力端子にノアゲートＧＩｏからのミューティング信号
が供給されて、入力データに対しミューティングが掛け
られるようになされている。このノアゲートＧ １０に
は、５種類のミューティング信号Ｍｌ 、Ｍ２ 、Ｍ３
、Ｍ４及びＭ５が供給されるようになされている。
に供給され、その遅延されたデータ（第３図Ｅ）が、
縦続接続された３段のレジスタＲＧ、、ＲＧ２及びＲＧ
３を順次に通じて、出力データの出力される出力端子（
１９）に供給される。ここで、最終段のレジスタＲＧ３
は、インヒビソトゲートとして機能し、そのクリア信号
入力端子にノアゲートＧＩｏからのミューティング信号
が供給されて、入力データに対しミューティングが掛け
られるようになされている。このノアゲートＧ １０に
は、５種類のミューティング信号Ｍｌ 、Ｍ２ 、Ｍ３
、Ｍ４及びＭ５が供給されるようになされている。
先ず、入力データにエラーが多い場合に得られるミュー
ティング信号Ｍ３について、第３図をも参照して説明し
よう。ＣＴ、及びＣＴ２は、夫々エラーフラグを計数す
るカウンタである。これらカウンタＣＴｌ及びＣＴ２は
、実際には入力端子（１３）からのクロックを計数し、
エラーフラグはカウンタに対するイネーブル信号と成る
。
ティング信号Ｍ３について、第３図をも参照して説明し
よう。ＣＴ、及びＣＴ２は、夫々エラーフラグを計数す
るカウンタである。これらカウンタＣＴｌ及びＣＴ２は
、実際には入力端子（１３）からのクロックを計数し、
エラーフラグはカウンタに対するイネーブル信号と成る
。
入力端子（１２）からのエラーフラグ（第３図Ｃ）は、
カウンタＣＴ、にイネーブル信号として供給されると共
に、遅延回路ＤＬ２に供給される。遅延回路ＤＬ２によ
って遅延されたエラーフラグ（第３図Ｆ）は、カウンタ
ＣＴ２にイネーブル信号として供給される。入力端子（
１３）からのクロックがカウンタＣＴ、及びＣＴ２に供
給される。カウンタＣＴ、及びＣＴ２の出力、即ちその
計数値（第３図Ｄ、Ｇ）が減算器（１６）に供給されて
、カウンタＣＴ。
カウンタＣＴ、にイネーブル信号として供給されると共
に、遅延回路ＤＬ２に供給される。遅延回路ＤＬ２によ
って遅延されたエラーフラグ（第３図Ｆ）は、カウンタ
ＣＴ２にイネーブル信号として供給される。入力端子（
１３）からのクロックがカウンタＣＴ、及びＣＴ２に供
給される。カウンタＣＴ、及びＣＴ２の出力、即ちその
計数値（第３図Ｄ、Ｇ）が減算器（１６）に供給されて
、カウンタＣＴ。
の計数値から、カウンタＣＴ２の計数値が差し引かれて
、一定期間、ここでは２５６サンプリング周期時間内の
エラーフラグの個数が算出される。この減算結果Ａ（第
３図Ｈ）は、コンパレータＣＰに供給されて、基準値Ｂ
（例えば、１２８）と比較され、Ａ≧Ｂであれば低レベ
ルの比較出力πΣ１（第３図Ｉ）が出力される。勿論Ａ
＜、Ｂであれば、コンパレータＣＰの比較出力は高レベ
ルと成る（第３図１）。
、一定期間、ここでは２５６サンプリング周期時間内の
エラーフラグの個数が算出される。この減算結果Ａ（第
３図Ｈ）は、コンパレータＣＰに供給されて、基準値Ｂ
（例えば、１２８）と比較され、Ａ≧Ｂであれば低レベ
ルの比較出力πΣ１（第３図Ｉ）が出力される。勿論Ａ
＜、Ｂであれば、コンパレータＣＰの比較出力は高レベ
ルと成る（第３図１）。
このコンパレータＣＰの比較出力は、アントゲ−）Ｇ３
を介してタイマ回路としてのカウンタＣＴ３にクリア信
号として供給される。このカウンタＣＴ３には、入力端
子（１３）からのクロックが供給される。そして、コン
パレータＣＰの比較出力が低レベルに成ると、このカウ
ンタＣＴ３はクリアされ、その後高レベルに成ると計数
を開始し、クロックを例えば、２５６個計数すると、リ
ップルキャリーＲＣ（第３図Ｊ）を出力する。このリッ
プルキャリーＲＣはインバータＧ５に供給されて位相反
転された後、カウンタＣＴ３にディスイネーブル信号と
して供給されるので、カウンタＣＴ３がクロックをＣ（
例えば、２５６）、個計数した後に、計数を停止する。
を介してタイマ回路としてのカウンタＣＴ３にクリア信
号として供給される。このカウンタＣＴ３には、入力端
子（１３）からのクロックが供給される。そして、コン
パレータＣＰの比較出力が低レベルに成ると、このカウ
ンタＣＴ３はクリアされ、その後高レベルに成ると計数
を開始し、クロックを例えば、２５６個計数すると、リ
ップルキャリーＲＣ（第３図Ｊ）を出力する。このリッ
プルキャリーＲＣはインバータＧ５に供給されて位相反
転された後、カウンタＣＴ３にディスイネーブル信号と
して供給されるので、カウンタＣＴ３がクロックをＣ（
例えば、２５６）、個計数した後に、計数を停止する。
そし２て１、二のインバータＧ５の出力がミューティン
グ（ご号Ｍ３ （第３図Ｋ）とされ、これがノアゲート
ＧＩＧを介してレジスタＲＧ３にクリア信号として供給
される。かくして、第３図Ｂの入カデータは、減算器（
１６）より得られた計数値の差ＡがＢ以上になった時点
乃至その計数値の差Ａが８未満になってからＣクロック
周期時間経過した時点の期間に、ミューティングが掛け
られて、出力端子（１０）には第３図しに示す如き出力
データが出力される。かくして、再生デジタル音声信号
のエラーがある程度以上多いときは、それが少なく成る
まで、その再生デジタル音声信号にミューティングが掛
けられる。
グ（ご号Ｍ３ （第３図Ｋ）とされ、これがノアゲート
ＧＩＧを介してレジスタＲＧ３にクリア信号として供給
される。かくして、第３図Ｂの入カデータは、減算器（
１６）より得られた計数値の差ＡがＢ以上になった時点
乃至その計数値の差Ａが８未満になってからＣクロック
周期時間経過した時点の期間に、ミューティングが掛け
られて、出力端子（１０）には第３図しに示す如き出力
データが出力される。かくして、再生デジタル音声信号
のエラーがある程度以上多いときは、それが少なく成る
まで、その再生デジタル音声信号にミューティングが掛
けられる。
次ぎに、モード切り換え時に得られるミニ−ティング信
号Ｍ４ 、Ｍ５について、第４図をも参照して説明しよ
う。入力端子（１４）に供給されたモード信号ＥＥ／Ｐ
Ｂがエクスクル−シブオアゲートＧ６に供給されると共
に、レジスタＲＧ４に供給される。入力端子（１５）に
供給されたモード信号Ｎパがエクスクル−シブオアゲー
トＧ、に供給されると共に、レジスタＲＧ５に供給され
る。レジスタＲＧ４ 、ＲＧＳには、そのクロック入力
端子に、入力端子（１８）からのクロック（上述と同様
のサンプリングクロック）が供給される。レジスタＲＧ
４ 、ＲＧＳの出力は、夫々エクスクル−シブオアゲー
トＧ６、Ｇ７に供給される。ゲートＧ６、Ｇ７の出力は
オアゲートＧ８に供給される。第４図Ａ、Ｂに示す如く
、モード信号ＥＥ／ＰＲ及びＮパに、高レベルから低レ
ベルへ、あるいは低レベルから高レベルへの変化がある
と、オアゲートＧ８の出力側には、その変化時点に第４
図Ｃに示す如きパルスが得られ、これが単安定マルチバ
イブレーク（２０）に供給される。この単安定マルチバ
イブレーク（２０）は抵抗器及びコンデンサから成る時
定数回路を介して電源子Ｂに接続されている。
号Ｍ４ 、Ｍ５について、第４図をも参照して説明しよ
う。入力端子（１４）に供給されたモード信号ＥＥ／Ｐ
Ｂがエクスクル−シブオアゲートＧ６に供給されると共
に、レジスタＲＧ４に供給される。入力端子（１５）に
供給されたモード信号Ｎパがエクスクル−シブオアゲー
トＧ、に供給されると共に、レジスタＲＧ５に供給され
る。レジスタＲＧ４ 、ＲＧＳには、そのクロック入力
端子に、入力端子（１８）からのクロック（上述と同様
のサンプリングクロック）が供給される。レジスタＲＧ
４ 、ＲＧＳの出力は、夫々エクスクル−シブオアゲー
トＧ６、Ｇ７に供給される。ゲートＧ６、Ｇ７の出力は
オアゲートＧ８に供給される。第４図Ａ、Ｂに示す如く
、モード信号ＥＥ／ＰＲ及びＮパに、高レベルから低レ
ベルへ、あるいは低レベルから高レベルへの変化がある
と、オアゲートＧ８の出力側には、その変化時点に第４
図Ｃに示す如きパルスが得られ、これが単安定マルチバ
イブレーク（２０）に供給される。この単安定マルチバ
イブレーク（２０）は抵抗器及びコンデンサから成る時
定数回路を介して電源子Ｂに接続されている。
この単安定マルチバイブレーク（２０）から、モード信
号ＨＥ／ＰＢ及びＮＢのレベル変化時点で立ち上がり、
その時定数で決まるパルス幅でのミューティング信号Ｍ
４ （第４図Ｄ）が得られて、ノアゲートＣＯＯを介
して、レジスタＲＧ３にクリア信号として供給される。
号ＨＥ／ＰＢ及びＮＢのレベル変化時点で立ち上がり、
その時定数で決まるパルス幅でのミューティング信号Ｍ
４ （第４図Ｄ）が得られて、ノアゲートＣＯＯを介
して、レジスタＲＧ３にクリア信号として供給される。
これにより、モードの遷移時におけるノイズデータがミ
ューティングされる。
ューティングされる。
更に、入力端子（１５）からのモード信号Ｎ／Ｋがイン
バータＧ９に供給され、その出力側に、第４図Ｂに示す
如く、モード信号Ｎ／’ｆｆが低レベルのとき、即ち変
速再生モードの期間に発生するミューティング信号Ｍｓ
（第４図Ｅ）が得られ、ノアゲートＣｚｏを通じてレジ
スタＲＧ３にクリア信号として供給される。
バータＧ９に供給され、その出力側に、第４図Ｂに示す
如く、モード信号Ｎ／’ｆｆが低レベルのとき、即ち変
速再生モードの期間に発生するミューティング信号Ｍｓ
（第４図Ｅ）が得られ、ノアゲートＣｚｏを通じてレジ
スタＲＧ３にクリア信号として供給される。
次ぎに、第５図をも参照して、ミューティング信号Ｍ１
及びＭ２について説明する。電源の投入時は、電源子Ｂ
の電圧は第５図Ａに示す如く急激に立ち上がり、この電
圧は抵抗器Ｒ１及びコンデンサＣ１から成る積分回路に
よって積分されるので、抵抗器Ｒ１及びコンデンサＣＩ
の接続中点には、第５図Ｂに示す如く、電源子Ｂの電圧
が０レベルから高レベルへの急激な変化に対し、０レベ
ルから徐々に高レベルに変化する電圧が得られ、これが
インバータＧ１に供給される。そして、このインバータ
Ｇ、から、電源の投入時点から、その電圧が略定常電圧
に達するまで、ミューティング信号Ｍ＋ （第５図Ｃ
）が発生し、これがノアゲー）Ｇ、。を介して、レジス
タＲＧ３にクリア信号として供給される。
及びＭ２について説明する。電源の投入時は、電源子Ｂ
の電圧は第５図Ａに示す如く急激に立ち上がり、この電
圧は抵抗器Ｒ１及びコンデンサＣ１から成る積分回路に
よって積分されるので、抵抗器Ｒ１及びコンデンサＣＩ
の接続中点には、第５図Ｂに示す如く、電源子Ｂの電圧
が０レベルから高レベルへの急激な変化に対し、０レベ
ルから徐々に高レベルに変化する電圧が得られ、これが
インバータＧ１に供給される。そして、このインバータ
Ｇ、から、電源の投入時点から、その電圧が略定常電圧
に達するまで、ミューティング信号Ｍ＋ （第５図Ｃ
）が発生し、これがノアゲー）Ｇ、。を介して、レジス
タＲＧ３にクリア信号として供給される。
更に、このミニ−ティング信号Ｍｌ はインバータＧ２
に供給されて位相反転され、その出力がカウンタＣ丁型
にクリア信号として供給され、遅延回路ＤＬ３を介し
てカウンタＣＴ２にクリア信号として供給されると共に
、アンドゲートＧ３を介してカウンタＣＴ３にクリア信
号として供給される。遅延回路ＤＬ３の出力はインバー
タＧ４に供給され、その出力側に、ミューティング信号
Ｍｌ の立ち下りを、遅延回路ＯＬ３の遅延時間（例え
ば、２５６サンプリン周期の時間）だけ遅らせるような
ミューティング信号Ｍ２が得られ、これがノアゲー）Ｇ
ＩＯを介してレジスタＲＧ３にクリア信号として供給さ
れる。かかるミューティング信号Ｍｌ ％ Ｍ２により
、電源投入直後のノイズデータがミュートされる。
に供給されて位相反転され、その出力がカウンタＣ丁型
にクリア信号として供給され、遅延回路ＤＬ３を介し
てカウンタＣＴ２にクリア信号として供給されると共に
、アンドゲートＧ３を介してカウンタＣＴ３にクリア信
号として供給される。遅延回路ＤＬ３の出力はインバー
タＧ４に供給され、その出力側に、ミューティング信号
Ｍｌ の立ち下りを、遅延回路ＯＬ３の遅延時間（例え
ば、２５６サンプリン周期の時間）だけ遅らせるような
ミューティング信号Ｍ２が得られ、これがノアゲー）Ｇ
ＩＯを介してレジスタＲＧ３にクリア信号として供給さ
れる。かかるミューティング信号Ｍｌ ％ Ｍ２により
、電源投入直後のノイズデータがミュートされる。
尚、再生デジタル音声信号は、磁気テープから再生され
るもののほか、磁気ディスク、光学式ディスク、静電容
量式ディスク等から再生されるものも可能である。
るもののほか、磁気ディスク、光学式ディスク、静電容
量式ディスク等から再生されるものも可能である。
上述せる本発明によれば、再生デジタル音声信号のエラ
ーがある程度以上多いときは、それが少なく成るまで、
その再生デジタル音声信号にミューティングを掛けるこ
とのできるデジタル音声信号のミューティング回路を得
ることができる。
ーがある程度以上多いときは、それが少なく成るまで、
その再生デジタル音声信号にミューティングを掛けるこ
とのできるデジタル音声信号のミューティング回路を得
ることができる。
第１図は本発明の一実施例を示すブロック線図、第２図
は再生系を示すブロック線図、第３図、第４図及び第５
図は夫々第１図の実施例の説明に供するタイミングチャ
ートである。 ＧＲ３はゲート、ＣＴ、 、ＣＴ２はカウンタ、ＤＬ２
は遅延回路、（１６）は減算器、ＣＰはコンパレータ、
ＣＴ３はタイマ回路である。
は再生系を示すブロック線図、第３図、第４図及び第５
図は夫々第１図の実施例の説明に供するタイミングチャ
ートである。 ＧＲ３はゲート、ＣＴ、 、ＣＴ２はカウンタ、ＤＬ２
は遅延回路、（１６）は減算器、ＣＰはコンパレータ、
ＣＴ３はタイマ回路である。
Claims (1)
- 【特許請求の範囲】 再生デジタル音声信号の供給されるゲートと、上記再生
デジタル音声信号に伴うエラーフラグを計数する第１の
カウンタと、 上記エラーフラグの供給される遅延回路と、該遅延回路
によって遅延されたエラーフラグを計数する第２のカウ
ンタと、 上記第１及び第２のカウンタの計数値を供給してその計
数値の差を算出する減算器と、 該減算器によって算出された計数値の差を基準値と比較
するコンパレータと、 該コンパレータよりの比較出力によって制御され、上記
計数値の差が上記基準値以上になった時点乃至上記計数
値が上記基準値未満に成ってから所定時間が経過するま
での時点の期間のミューティング信号を発生するタイマ
回路とを有し、該タイマ回路より得られたミューティン
グ信号を上記ゲートに供給するようにしたことを特徴と
する再生デジタル音声信号のミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2848486A JPS62185281A (ja) | 1986-02-12 | 1986-02-12 | 再生デジタル音声信号のミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2848486A JPS62185281A (ja) | 1986-02-12 | 1986-02-12 | 再生デジタル音声信号のミユ−テイング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62185281A true JPS62185281A (ja) | 1987-08-13 |
Family
ID=12249936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2848486A Pending JPS62185281A (ja) | 1986-02-12 | 1986-02-12 | 再生デジタル音声信号のミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62185281A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279715A (ja) * | 1986-05-28 | 1987-12-04 | Mitsubishi Electric Corp | ミユ−テイング装置 |
| EP0581477A1 (en) * | 1992-07-21 | 1994-02-02 | Advanced Micro Devices, Inc. | Method and apparatus for error-controlled muting in a digital receiver |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139310A (ja) * | 1982-02-12 | 1983-08-18 | Hitachi Ltd | ミユ−ト回路 |
| JPS6052507A (ja) * | 1983-09-01 | 1985-03-25 | Nisshin Steel Co Ltd | 金属溶湯への線状添加剤の案内装置 |
-
1986
- 1986-02-12 JP JP2848486A patent/JPS62185281A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139310A (ja) * | 1982-02-12 | 1983-08-18 | Hitachi Ltd | ミユ−ト回路 |
| JPS6052507A (ja) * | 1983-09-01 | 1985-03-25 | Nisshin Steel Co Ltd | 金属溶湯への線状添加剤の案内装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279715A (ja) * | 1986-05-28 | 1987-12-04 | Mitsubishi Electric Corp | ミユ−テイング装置 |
| EP0581477A1 (en) * | 1992-07-21 | 1994-02-02 | Advanced Micro Devices, Inc. | Method and apparatus for error-controlled muting in a digital receiver |
| US5420904A (en) * | 1992-07-21 | 1995-05-30 | Gulick; Dale E. | Signal averager |
| US5993057A (en) * | 1992-07-21 | 1999-11-30 | Advanced Micro Devices, Inc. | Apparatus for detecting and averaging data in a digital data stream |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6390078A (ja) | パルス符号変調信号再生用装置 | |
| JPH0551982B2 (ja) | ||
| JPS62185281A (ja) | 再生デジタル音声信号のミユ−テイング回路 | |
| JPS6329349B2 (ja) | ||
| JP2698579B2 (ja) | 音声信号の時間軸変換装置 | |
| JP2687330B2 (ja) | ミューティング装置 | |
| JPS6360466B2 (ja) | ||
| JP2559441B2 (ja) | Ｐｃｍ信号補正回路 | |
| JP3291830B2 (ja) | 記録再生装置 | |
| JP2901726B2 (ja) | 読取情報信号の波形変換回路 | |
| JP3517456B2 (ja) | 再生装置 | |
| JPH0445174Y2 (ja) | ||
| JPS60165831A (ja) | Ｐｃｍ方式再生装置 | |
| JPH0535510B2 (ja) | ||
| JP3582440B2 (ja) | ディスク再生方法並びにディスク再生装置及び集積回路 | |
| JP2808676B2 (ja) | 時間軸補正装置 | |
| JPS61182634A (ja) | デジタル信号のダビング装置 | |
| JPH0584717B2 (ja) | ||
| JPS60217503A (ja) | 記録電流調整装置 | |
| JPS6165627A (ja) | 雑音低減装置 | |
| JPH029009A (ja) | ディジタル・データ検出器 | |
| JPH02252174A (ja) | デジタル信号検出回路 | |
| JPS61233469A (ja) | 再生装置 | |
| JPS63113981A (ja) | デジタル信号検出回路 | |
| JPS61156573A (ja) | ディジタル磁気記録再生装置 |