JPS62189743A - 配線回路体 - Google Patents
配線回路体Info
- Publication number
- JPS62189743A JPS62189743A JP61031355A JP3135586A JPS62189743A JP S62189743 A JPS62189743 A JP S62189743A JP 61031355 A JP61031355 A JP 61031355A JP 3135586 A JP3135586 A JP 3135586A JP S62189743 A JPS62189743 A JP S62189743A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pins
- circuit
- board
- molded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、電気部品や電子部品または半導体チップなど
を実装するために用いられる配線回路体に関するもので
ある。
を実装するために用いられる配線回路体に関するもので
ある。
［背景技術］
電気部品やｌｉ（子部品または半導本チップなどを実装
するために用いられる配線回路体としては、ｆｋｋ−１
１１，１−１１に１１Ｈ’Ｑｆ＃１ハｋＥ；１＝１−−
りｌ八；＋Ｄ’！−４ｑ？−−−−１１＋・）Ｌ配線板
が一般的に用いられている。すなわち、第４図に示すよ
うに基板１をガラス基材エポキシ樹脂銅箔張り積層板や
ガラス基材ポリイミドｆｉ４Ｍ張り積層板、紙フエノー
ル樹脂銅箔張積層板などで形成し、銅箔のエツチング加
工などで基板１の表面に回路３を設けることによって配
線回路体Ａを作成するのである。このように形成される
配線回路体Ａにあって、配線回路体ＡＩ：電気部品や電
子部品または半導体チップなどの部品５を搭載して一定
機能を付与したブロックとして形成し、この配線回路体
Ａをさらに機器の配線基板などマザーボード６に実装す
る場合や、この一定機能ブロックとして形成した配線回
路体へ同士を重ねて導通させたりする場合においては、
コネクター、ソケット、フラットケープ、ル、ノヤンパ
ー線等で配線回路体Ａとマザーボード６との間の回路３
間の電気的接続や配線回路体へ同士の回路３間の電気的
接続を確保する必要がある。
するために用いられる配線回路体としては、ｆｋｋ−１
１１，１−１１に１１Ｈ’Ｑｆ＃１ハｋＥ；１＝１−−
りｌ八；＋Ｄ’！−４ｑ？−−−−１１＋・）Ｌ配線板
が一般的に用いられている。すなわち、第４図に示すよ
うに基板１をガラス基材エポキシ樹脂銅箔張り積層板や
ガラス基材ポリイミドｆｉ４Ｍ張り積層板、紙フエノー
ル樹脂銅箔張積層板などで形成し、銅箔のエツチング加
工などで基板１の表面に回路３を設けることによって配
線回路体Ａを作成するのである。このように形成される
配線回路体Ａにあって、配線回路体ＡＩ：電気部品や電
子部品または半導体チップなどの部品５を搭載して一定
機能を付与したブロックとして形成し、この配線回路体
Ａをさらに機器の配線基板などマザーボード６に実装す
る場合や、この一定機能ブロックとして形成した配線回
路体へ同士を重ねて導通させたりする場合においては、
コネクター、ソケット、フラットケープ、ル、ノヤンパ
ー線等で配線回路体Ａとマザーボード６との間の回路３
間の電気的接続や配線回路体へ同士の回路３間の電気的
接続を確保する必要がある。
しかしこのものにあっては第４図に示されるよＡ Ｉ
４ １ｍ ：＋ ｌ／ ”’？ ＋ −、Ｌ
ｋ−−イ １■−７−一μ鳩量り友４ｋＡとマザーボ
ード６との間の電気的接続をおこなう場合、フラットケ
ーブル７を通すための空間を必要とすると共に７ラツト
ケーブル７の両端を半田付けするための手間や接続の工
数を要することになる等の問題を有するものである。
４ １ｍ ：＋ ｌ／ ”’？ ＋ −、Ｌ
ｋ−−イ １■−７−一μ鳩量り友４ｋＡとマザーボ
ード６との間の電気的接続をおこなう場合、フラットケ
ーブル７を通すための空間を必要とすると共に７ラツト
ケーブル７の両端を半田付けするための手間や接続の工
数を要することになる等の問題を有するものである。
そこで、第５図に示すように上記積層板で形成した基板
１にビン孔８を設けてこのビン孔８に端子ビン２の頭部
を圧入することによって基板１の背面側に端子ピン２を
突出して設け、この端子ビン２と基板１に搭載する部品
とを基板１の表面の回路で接続した配線回路体Ａを作成
するようにし、端子ビン２をマザーボード６のスルーホ
ール１３などに挿入して接続することにより、端子ビン
２によってマザーボード６などへの配腺回路体Ａの取り
付けとマザーボード６などの回路と配線回路体Ａの回路
とを電気的に接続できるようにした試みがなされている
。しかしこのものでは、基板１に端子ビン２を取り付け
るために基板１にビン孔８をドリル加工して設けると共
にこのビン孔８に端子ビン２の頭部を圧入するという作
業が必要となり、工数が増加すると共に基板１の割れ等
の関係から基板１への端子ビン２の圧入強さに限界があ
って端子ビン２の安定した引き抜き強度を十分に得るこ
とができないという問題を有するものである。
１にビン孔８を設けてこのビン孔８に端子ビン２の頭部
を圧入することによって基板１の背面側に端子ピン２を
突出して設け、この端子ビン２と基板１に搭載する部品
とを基板１の表面の回路で接続した配線回路体Ａを作成
するようにし、端子ビン２をマザーボード６のスルーホ
ール１３などに挿入して接続することにより、端子ビン
２によってマザーボード６などへの配腺回路体Ａの取り
付けとマザーボード６などの回路と配線回路体Ａの回路
とを電気的に接続できるようにした試みがなされている
。しかしこのものでは、基板１に端子ビン２を取り付け
るために基板１にビン孔８をドリル加工して設けると共
にこのビン孔８に端子ビン２の頭部を圧入するという作
業が必要となり、工数が増加すると共に基板１の割れ等
の関係から基板１への端子ビン２の圧入強さに限界があ
って端子ビン２の安定した引き抜き強度を十分に得るこ
とができないという問題を有するものである。
［発明の目的Ｊ
本発明は、上記の点に鑑みて為されたものであり、電気
的接続の作業に手間を要したり接続のためのスペースを
特別に必要とするおそれがなく、しかも基板への端子ビ
ンの固定を工数を必要とすることな（おこなうことがで
き、加えて基板への回路の形成を容易におこなうことが
でさる配線回路体を提供することを目的とするものであ
る。
的接続の作業に手間を要したり接続のためのスペースを
特別に必要とするおそれがなく、しかも基板への端子ビ
ンの固定を工数を必要とすることな（おこなうことがで
き、加えて基板への回路の形成を容易におこなうことが
でさる配線回路体を提供することを目的とするものであ
る。
［発明の開示１
しかして本発明に係る配線回路体は、合成樹脂の成形品
で基板１を形成し、基部がインサート成形で基板１内に
埋入固定された端子ビン２を基板１より突出させて設け
ると共に基板１の成形の際に一体化される回路３を基板
１に設け、この回路３と端子ビン２とを接続して成るこ
とを特徴とするものであり、基板１に設けた端子ビン２
によって電気的接続を手間を要したり接続のためのスペ
ースを必要とすることなくおこなえるようにし、また合
成樹脂の成形品で形成した基板１にインサート成形で端
子ビン２を取り付けるようにして端子ビン２の固定に加
工工数を必要としないようにすると共に、基板１の成形
の際に同時に回路２を基板１に一体化できるようにした
ものであって、以下本発明を実施例により詳述する。
で基板１を形成し、基部がインサート成形で基板１内に
埋入固定された端子ビン２を基板１より突出させて設け
ると共に基板１の成形の際に一体化される回路３を基板
１に設け、この回路３と端子ビン２とを接続して成るこ
とを特徴とするものであり、基板１に設けた端子ビン２
によって電気的接続を手間を要したり接続のためのスペ
ースを必要とすることなくおこなえるようにし、また合
成樹脂の成形品で形成した基板１にインサート成形で端
子ビン２を取り付けるようにして端子ビン２の固定に加
工工数を必要としないようにすると共に、基板１の成形
の際に同時に回路２を基板１に一体化できるようにした
ものであって、以下本発明を実施例により詳述する。
第１図は本発明の一実施例を示すもので、基板１は合成
樹脂の射出成形などによって成形品として作成される。
樹脂の射出成形などによって成形品として作成される。
基板１を慴成する合成樹脂としては、フェノール、エポ
キシ、シリコン、ポリイミドなどの熱硬化性樹脂や、ポ
リフェニレンサルファイド、ポリ“ナル７オン、ポリエ
ーテルスルホン、ボリアリールスルホンなどの熱可塑性
樹脂を用いることができるが、可撓性と機械的強度のバ
ランスの点から耐熱性（こ優れたこれらの熱可塑性樹脂
を用いるのが好ましい。
キシ、シリコン、ポリイミドなどの熱硬化性樹脂や、ポ
リフェニレンサルファイド、ポリ“ナル７オン、ポリエ
ーテルスルホン、ボリアリールスルホンなどの熱可塑性
樹脂を用いることができるが、可撓性と機械的強度のバ
ランスの点から耐熱性（こ優れたこれらの熱可塑性樹脂
を用いるのが好ましい。
の端子ビン２の頭部９を基板１内に埋入させるようにイ
ンサート成形することによって、基板１の背面に複数の
端子ビン２を突出して取り付けるようにしである。基板
１を成形する金型内に端子ビン２をセットした状態で樹
脂を注入することによって、基板１の成形と同時に基板
１内に端子ビン２の頭部をインサート成形するものであ
る。このように端子ビン２はインサート成形によって合
成樹脂成形品の基板１に取り付けることができ、ビン孔
の加工やビン孔・＼の端子ビン２の圧入などの工程を必
要とすることなく工数少な（基板１への端子ビン２の固
定をおこなうことができる。また端子ビン２としてはリ
ン青銅半田メッキ品を用いるのが好ましい。さらに端子
ビン２の頭部９は外経寸法を大きく形成してあり、アン
カー効果によって基板１からの引き抜き強度が高く得ら
れるようにし、またこのように頭部９を大きく形成する
ことで基板１に設けられる回路３との端子ビン２どの接
続面積を太き（して接続イシ頼性高くすることまた、こ
のように基板１を成形する際に回路３も同時に基板１に
一体に設けられる。第１図の実施例では回路３となるリ
ードフレーム３ａを用いてこのリードフレーム３ａを上
記端子ピン２とともに金型内にセットし、この状態で金
型内に樹脂を射出することによって、基板１を成形する
際に端子ピン２をインサート成形すると同時にリードフ
レーム３ａを端子ピン２の頭部９に接触接続した状態で
基板１にインサート成形して一体化させるようにしであ
る。リードフレーム３ａは銅、アルミニウム、４２７０
イにッケル４２％の鉄−ニッケル合金）などを回路パタ
ーン形状に形成して得られるものであるが、電気抵抗な
どの面で銅で形成するのが最も好ましい。リードフレー
ム３ａで形成されるこの回路３と端子ピン２との接合を
円滑におこなうためには、端子ピン２との接合部分にお
いてリードフレーム３ａに予めピン穴を設けて、半田や
金品等でバンプ加工（肉盛り加工）を施しておくのが好
ましい。
ンサート成形することによって、基板１の背面に複数の
端子ビン２を突出して取り付けるようにしである。基板
１を成形する金型内に端子ビン２をセットした状態で樹
脂を注入することによって、基板１の成形と同時に基板
１内に端子ビン２の頭部をインサート成形するものであ
る。このように端子ビン２はインサート成形によって合
成樹脂成形品の基板１に取り付けることができ、ビン孔
の加工やビン孔・＼の端子ビン２の圧入などの工程を必
要とすることなく工数少な（基板１への端子ビン２の固
定をおこなうことができる。また端子ビン２としてはリ
ン青銅半田メッキ品を用いるのが好ましい。さらに端子
ビン２の頭部９は外経寸法を大きく形成してあり、アン
カー効果によって基板１からの引き抜き強度が高く得ら
れるようにし、またこのように頭部９を大きく形成する
ことで基板１に設けられる回路３との端子ビン２どの接
続面積を太き（して接続イシ頼性高くすることまた、こ
のように基板１を成形する際に回路３も同時に基板１に
一体に設けられる。第１図の実施例では回路３となるリ
ードフレーム３ａを用いてこのリードフレーム３ａを上
記端子ピン２とともに金型内にセットし、この状態で金
型内に樹脂を射出することによって、基板１を成形する
際に端子ピン２をインサート成形すると同時にリードフ
レーム３ａを端子ピン２の頭部９に接触接続した状態で
基板１にインサート成形して一体化させるようにしであ
る。リードフレーム３ａは銅、アルミニウム、４２７０
イにッケル４２％の鉄−ニッケル合金）などを回路パタ
ーン形状に形成して得られるものであるが、電気抵抗な
どの面で銅で形成するのが最も好ましい。リードフレー
ム３ａで形成されるこの回路３と端子ピン２との接合を
円滑におこなうためには、端子ピン２との接合部分にお
いてリードフレーム３ａに予めピン穴を設けて、半田や
金品等でバンプ加工（肉盛り加工）を施しておくのが好
ましい。
基板１に部品５として半導体チップなどの電子部品チッ
プを実装してチップキャリアとして仕上げる場合には、
必要に応じて基板１にチップを収容するための四部１４
を設けることができる。この凹部１４は基板１を成形す
る際に成形金型内に突部を設けておくことで形成するこ
とができるものであり、後から座ぐり加工などして四部
１４を設けるようにする工程は全く不要となり、また座
ぐり加工する場合のように凹部１４の底面に凹凸が生じ
たりするようなおそれもないものである。
プを実装してチップキャリアとして仕上げる場合には、
必要に応じて基板１にチップを収容するための四部１４
を設けることができる。この凹部１４は基板１を成形す
る際に成形金型内に突部を設けておくことで形成するこ
とができるものであり、後から座ぐり加工などして四部
１４を設けるようにする工程は全く不要となり、また座
ぐり加工する場合のように凹部１４の底面に凹凸が生じ
たりするようなおそれもないものである。
ちなみに第５図の従来例のものでは座ぐり加工で凹１１
１４を形成する必要があり、またこの座ぐり加工によっ
て形成した四部１４の底面は凹凸が生じることになる。
１４を形成する必要があり、またこの座ぐり加工によっ
て形成した四部１４の底面は凹凸が生じることになる。
そして凹部１４には回路３の一端を露出させ、四部１４
内にて基板１の表面に部品５としてのチップを実装し、
部品５と回路３とを電気的に接続する。従って部品５は
回路３を介して各端子ピン２と電気的に接続されること
になる。
内にて基板１の表面に部品５としてのチップを実装し、
部品５と回路３とを電気的に接続する。従って部品５は
回路３を介して各端子ピン２と電気的に接続されること
になる。
このようにして配線回路体Ａは基板１に電気部品や電子
部品または半導体チップなどの部品５を搭載して一定様
能を付与したブロックとして形成されるものであり、こ
の配線回路体Ａをさらに機器の配線基板などマザーボー
ド６等に実装する場合においては、第３図に示すように
基板１から突出させた端子ピン２をマザーボード６に接
続することによって配線回路体Ａとマザーボード６との
闇の電気的接続を確保することがで慇る。従って電気的
接続のために７ラツトケーブルなどを用いて配線回路体
Ａとマザーボード６にそれぞれ半田付けをおこなうよう
な必要はない、この場合、マザーボード６にマザーボー
ド６の回路１２と接続されたスルーホール１３を設けて
おくことによって、スルーホール１３に端子ピン２を挿
入するだけでマザーボード６への配線回路体Ａの固定と
電気的接続とを同時におこなうことができ、通常のリー
ド付き電子部品をマザーボード６に実装する場合と同様
に電気的接続を確保した状態でマザーボード６への配線
回路体への実装をおこなうことができる。
部品または半導体チップなどの部品５を搭載して一定様
能を付与したブロックとして形成されるものであり、こ
の配線回路体Ａをさらに機器の配線基板などマザーボー
ド６等に実装する場合においては、第３図に示すように
基板１から突出させた端子ピン２をマザーボード６に接
続することによって配線回路体Ａとマザーボード６との
闇の電気的接続を確保することがで慇る。従って電気的
接続のために７ラツトケーブルなどを用いて配線回路体
Ａとマザーボード６にそれぞれ半田付けをおこなうよう
な必要はない、この場合、マザーボード６にマザーボー
ド６の回路１２と接続されたスルーホール１３を設けて
おくことによって、スルーホール１３に端子ピン２を挿
入するだけでマザーボード６への配線回路体Ａの固定と
電気的接続とを同時におこなうことができ、通常のリー
ド付き電子部品をマザーボード６に実装する場合と同様
に電気的接続を確保した状態でマザーボード６への配線
回路体への実装をおこなうことができる。
垂下延設してあり、基板１は合成樹脂の成形品で作成さ
れるものであるために成形金型のキャビティの形状設定
によってこのような脚片１０を設けるなど任意の立体構
造に形成したりできるものである。そしてこのように、
基板１に脚片１０を設けるようにしておけば、この脚片
１０の先端がマザーボード６の表面に当接されることに
よってマザーボード６と配線回路体Ａとの間に絶縁空間
用の間隙を形成できることになり、この間隙を形成させ
るためのスペーサなどを別途マザーボード６や配線回路
体へに取り付けるような必要がなくなるものである。
れるものであるために成形金型のキャビティの形状設定
によってこのような脚片１０を設けるなど任意の立体構
造に形成したりできるものである。そしてこのように、
基板１に脚片１０を設けるようにしておけば、この脚片
１０の先端がマザーボード６の表面に当接されることに
よってマザーボード６と配線回路体Ａとの間に絶縁空間
用の間隙を形成できることになり、この間隙を形成させ
るためのスペーサなどを別途マザーボード６や配線回路
体へに取り付けるような必要がなくなるものである。
また、回路３を基板１に設けるにあたって、第１図の実
施例のようにリードフレーム３ａを用いる替わりに、サ
ブトラクティブ法などで回路３を表面に予め成形したテ
ア０ン、ポリエステル、ポリフェニレンサルファイド（
ｐ ｐ ｓ ）などのシートやフィルムで形成される絶
縁体１５を用いることができる。この場合も、これをリ
ードフレーム３成樹脂を射出することによって、端子ピ
ン２と同時に基ｖｉ１に一体化することができる。この
場合にあっても、回路３と端子ビン２との接合を円滑に
おこなうために、端子ビン２との接合部分においてＭｉ
緑棒体１５穴加工して半田や金品等でバンプ加工（肉盛
り加工）を施しておくのがよい。
施例のようにリードフレーム３ａを用いる替わりに、サ
ブトラクティブ法などで回路３を表面に予め成形したテ
ア０ン、ポリエステル、ポリフェニレンサルファイド（
ｐ ｐ ｓ ）などのシートやフィルムで形成される絶
縁体１５を用いることができる。この場合も、これをリ
ードフレーム３成樹脂を射出することによって、端子ピ
ン２と同時に基ｖｉ１に一体化することができる。この
場合にあっても、回路３と端子ビン２との接合を円滑に
おこなうために、端子ビン２との接合部分においてＭｉ
緑棒体１５穴加工して半田や金品等でバンプ加工（肉盛
り加工）を施しておくのがよい。
［発明の効果］
上述のように本発明にあっては、合成樹脂の成形品で基
板を形成すると共に基板内に基部がインサート成形で埋
入固定されたピンを突出させて設け、基板に設けた回路
をピンと接続して配線回路体を形成しであるので、配Ｍ
回路体をマザーボード等に実装する場合においては基板
から突出させたピンをマザーボードに挿入接続すること
によって配線回路体とマザーボードとの間の電気的接続
を確保することができるものであり、電気的接続のため
に７ラツトケーブルなどを用いて配線回路体とマザーボ
ードにそれぞれ半田付けをおこなったりする必要がなく
なるものである。またピンはインサート成形によって合
成樹脂成形品の基板に取り付けることができ、基板にビ
ン孔を加工したりビン孔にピンを圧入したりするという
作業工程を必要とすることなく、工数を要することなく
基板へのピンの固定をおこなうことができるものである
。加えて、基板の成形の際に一体化される回路を基板に
設けるようにしであるので、基板への回路の形成は基板
の成形と同時におこなうことができ、基板を成形したの
ちに回路形成する場合のような工数を削減することがで
きるものである。
板を形成すると共に基板内に基部がインサート成形で埋
入固定されたピンを突出させて設け、基板に設けた回路
をピンと接続して配線回路体を形成しであるので、配Ｍ
回路体をマザーボード等に実装する場合においては基板
から突出させたピンをマザーボードに挿入接続すること
によって配線回路体とマザーボードとの間の電気的接続
を確保することができるものであり、電気的接続のため
に７ラツトケーブルなどを用いて配線回路体とマザーボ
ードにそれぞれ半田付けをおこなったりする必要がなく
なるものである。またピンはインサート成形によって合
成樹脂成形品の基板に取り付けることができ、基板にビ
ン孔を加工したりビン孔にピンを圧入したりするという
作業工程を必要とすることなく、工数を要することなく
基板へのピンの固定をおこなうことができるものである
。加えて、基板の成形の際に一体化される回路を基板に
設けるようにしであるので、基板への回路の形成は基板
の成形と同時におこなうことができ、基板を成形したの
ちに回路形成する場合のような工数を削減することがで
きるものである。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は同上の他
の実施例の断面図、第３図は同上のマザーボードへの実
装状態を示す縮小斜視図、第４図は従来例におけるマザ
ーボードへの実装状態の斜視図、＄５図は従来例の断面
図である。 １は基板、２は端子ビン、３は回路である。
の実施例の断面図、第３図は同上のマザーボードへの実
装状態を示す縮小斜視図、第４図は従来例におけるマザ
ーボードへの実装状態の斜視図、＄５図は従来例の断面
図である。 １は基板、２は端子ビン、３は回路である。
Claims (1)
- （１）合成樹脂の成形品で基板を形成し、基部がインサ
ート成形で基板内に埋入固定された端子ピンを基板より
突出させて設けると共に基板の成形の際に一体化される
回路を基板に設け、この回路と端子ピンとを接続して成
ることを特徴とする配線回路体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031355A JPS62189743A (ja) | 1986-02-14 | 1986-02-14 | 配線回路体 |
| US07/008,222 US4890152A (en) | 1986-02-14 | 1987-01-29 | Plastic molded chip carrier package and method of fabricating the same |
| DE8787101455T DE3783783T2 (de) | 1986-02-14 | 1987-02-03 | Plastikumhuellter chiptraeger und verfahren zu dessen herstellung. |
| EP87101455A EP0232837B1 (en) | 1986-02-14 | 1987-02-03 | Plastic molded chip carrier package and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031355A JPS62189743A (ja) | 1986-02-14 | 1986-02-14 | 配線回路体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62189743A true JPS62189743A (ja) | 1987-08-19 |
Family
ID=12328922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61031355A Pending JPS62189743A (ja) | 1986-02-14 | 1986-02-14 | 配線回路体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62189743A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845174A (ja) * | 1971-02-05 | 1973-06-28 | ||
| JPS60227457A (ja) * | 1984-03-01 | 1985-11-12 | オ−ガツト・インコ−ポレ−テツド | 集積回路パツケ−ジ |
| JPS6240749A (ja) * | 1985-08-16 | 1987-02-21 | Daiichi Seiko Kk | ピングリツドアレイ |
-
1986
- 1986-02-14 JP JP61031355A patent/JPS62189743A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845174A (ja) * | 1971-02-05 | 1973-06-28 | ||
| JPS60227457A (ja) * | 1984-03-01 | 1985-11-12 | オ−ガツト・インコ−ポレ−テツド | 集積回路パツケ−ジ |
| JPS6240749A (ja) * | 1985-08-16 | 1987-02-21 | Daiichi Seiko Kk | ピングリツドアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7155815B2 (en) | Electrical contacting method | |
| US5973393A (en) | Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits | |
| JPH03165545A (ja) | 高性能オーバーモールド型電子デバイス及びその製造方法 | |
| US5914534A (en) | Three-dimensional multi-layer molded electronic device and method for manufacturing same | |
| JPH01230289A (ja) | 電子回路ユニット | |
| JP3629811B2 (ja) | 接続端子付配線基板 | |
| US3405324A (en) | Ultracompact modular structure for low cost mounting and interconnection of electronic components | |
| JPH0528918B2 (ja) | ||
| JP3134572B2 (ja) | 射出成形プリント基板配線構造 | |
| JP2001223452A (ja) | 回路基板 | |
| JPH07221419A (ja) | 混成集積回路装置 | |
| JPH05267502A (ja) | 樹脂成形品 | |
| JPS62134945A (ja) | モ−ルドトランジスタ | |
| JPS63174344A (ja) | ピングリツドアレイ | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JPS62140490A (ja) | 配線回路体 | |
| JPS62242348A (ja) | ピングリツドアレイ | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JP2810877B2 (ja) | 回路基板 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JP2756166B2 (ja) | モールド成形回路基板とその製造方法 | |
| JPH10335761A (ja) | 配線板 | |
| JPS63226043A (ja) | 半導体装置 | |
| JPS6398140A (ja) | ピングリツドアレイ | |
| JPS62242346A (ja) | ピングリツドアレイ |