JPS62190844A - 低温用プロ−バ - Google Patents

低温用プロ−バ

Info

Publication number
JPS62190844A
JPS62190844A JP61034292A JP3429286A JPS62190844A JP S62190844 A JPS62190844 A JP S62190844A JP 61034292 A JP61034292 A JP 61034292A JP 3429286 A JP3429286 A JP 3429286A JP S62190844 A JPS62190844 A JP S62190844A
Authority
JP
Japan
Prior art keywords
probe
low temperature
low
stage
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61034292A
Other languages
English (en)
Inventor
Koichiro Kotani
小谷 紘一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61034292A priority Critical patent/JPS62190844A/ja
Publication of JPS62190844A publication Critical patent/JPS62190844A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 低温動作測定用のプローバは、低温度で結露しない臨海
温度の低い気体中に、プローブヘッドを配置しておこな
う。
[産業上の利用分野コ 本発明は低温用プローバ(探針試験装置)に関する。
最近、半導体装置はコンピュータなどの要求から高速動
作素子が要望され、それは常温の動作だけでなく、低温
動作をも積極的に考慮した新素子が開発されている。例
えば、高電子移動度トランジスタ(HE M T : 
High Electron Mobility Tr
)がその例である。
このような低温動作させる半導体装置は、低温度におい
てプローブテスト(探針試験)を行なうことが望ましく
、且つ、素子を破壊しないように考慮しなければならな
い。
[従来の技術] 従来、ICなどの半導体装置は、ウェハー上に多数の素
子が形成され、これを個々のチップに分割する前に、プ
ローブ(探針)を接触させて、それらの素子の電気的特
性の良否を判別しており、これをウェハーのプローブテ
ストと云い、その測窓装置をブローμと呼んでいる。
それは、ウェハー状態で予めプローブテストを行なって
おけば、不良チップをパッケージに組み込む工数とパッ
ケージ等の材料が節約されるからである。
第2図は従来の低温用ブローμのテストヘッドの概要図
を示しており、1はウェハー、2はステージ、3はプロ
ーブ、4は可視光源、5は顕微鏡6は保温材料からなる
函体である。
例えば、77°K(液体窒素温度)でプローブテストを
行なう場合には、函体6の内部に液体窒素LN2を容れ
ておく。そうして、函体の上部に設けた窓7から、顕微
鏡で目視しながらマニピュレータを動かして、プローブ
の位置合わせをおこない、位置調整後、プローブテスト
を行なっている。また、ブローμは上記のテストヘッド
の他、コンピュータを具備しているが、図示していない
。且つ、最近では、複数のプローブをそれぞれ調整する
繁雑さを避けるため、既に位置合わせしたプローブを植
立させたプローブカードを利用することも多い。
[発明が解決しようとする問題点] ところで、上記のようにして、低温でプローブテストを
行なうと、ウェハー1やプローブ3の近傍で結露すると
云う厄介な問題がある。結露は水分だけでなく、液体窒
素も結露するわけで、その状態で電流を流してテストす
ると、異常な電流バスが生じて、絶縁膜が破壊される等
の問題が起こり、測定素子の動作特性が劣化する。
そのため、函体6の内部を真空にしてプローブテストを
行なう方法も考案されているが、真空中は熱伝導が悪(
て、ウェハーが冷却しにくいと云う欠点がある。
一方、プローブテストを行なわずに、チップに分離し組
立して、それを低温度に冷却し、低温動作特性を測定す
る方法も採られているが、この方法は工数が多くかかつ
てコストが高くなる。
本発明は、このような欠点を解消させて、低温度でのプ
ローブテストが信頼性高くおこなえる低温用ブローμを
提案するものである。
[問題点を解決するための手段] その目的は、プローブヘッドを臨界温度の低い気体、例
えば、ヘリウム(He)の雰囲気中に配置した低温用ブ
ローμによって達成される。
[作用] 即ち、本発明は、低温度で結露しない臨海温度の低い気
体の雰囲気中で、プローブテストをおこなう。
[実施例コ 以下、図面を参照して一実施例により詳細に説明する。
第1図は本発明にかかる低温用ブローμのテストヘッド
の概要図を示しており、11はウェハー。
12はクライオヘッドからなるステージ、13はプロー
ブカード、14は赤外線光源、15は赤外線顕微鏡。
16は保温材料からなる函体、17はヘリウムのコンプ
レッサー、18は真空ポンプ、19は透過窓である。
クライオヘッドはクライオポンプのヘッド部分 ゛で、
40°Kまで冷却が可能な冷却体であるから、それをス
テージ13に使用する。そして、赤外線光源14を利用
して顕微鏡15で目視しながら、プローブカード13の
位置合わせをする。この赤外線光は低温動作を害するこ
とがない。次いで、函体16の中を真空ポンプ18によ
り真空吸引し、他方のコンプレッサー17によってリヘ
リウムガスを函体16内で循環させる。コンプレッサー
17を使用する理由はヘリウムガスを多量に消費しない
ようにするためである。
このように構成してプローブテストすれば、ヘリウムは
結露しないから、測定素子の特性を劣化させることがな
い。更に、室温と低温との切り換えも簡単になる。
且つ、真空中ではないから、マニピュレータの調整も容
易になり、低温ステージにウェハーを吸着させることも
できて、マニピュレータステージやプローブカードステ
ージを自動移動させながら、プローブテストもできる。
即ち、オートプローバに構成することも可能である。
[発明の効果コ 以上の説明から明らかなように、本発明によれば低温動
作の半導体装置の素子特性を破壊せずに、低温プローブ
テストをおこなうことができ、その半導体装置の高信頼
化が図れるものである。
【図面の簡単な説明】
第1図は本発明にかかる低温用ブローμのテストヘッド
の概要図、 第2図は従来の低温用ブローμのテストヘッドの概要図
である。 図において、

Claims (2)

    【特許請求の範囲】
  1. (1)室温以下の低温度でウェハー上の半導体素子にプ
    ローブを接触させて素子特性を測定する低温用プローバ
    において、プローブヘッドを臨界温度の低い気体の雰囲
    気中に配置したことを特徴とする低温用プローバ。
  2. (2)上記臨海温度の低い気体がヘリウムであることを
    特徴とする特許請求の範囲第1項記載の低温用プローバ
JP61034292A 1986-02-18 1986-02-18 低温用プロ−バ Pending JPS62190844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61034292A JPS62190844A (ja) 1986-02-18 1986-02-18 低温用プロ−バ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61034292A JPS62190844A (ja) 1986-02-18 1986-02-18 低温用プロ−バ

Publications (1)

Publication Number Publication Date
JPS62190844A true JPS62190844A (ja) 1987-08-21

Family

ID=12410078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61034292A Pending JPS62190844A (ja) 1986-02-18 1986-02-18 低温用プロ−バ

Country Status (1)

Country Link
JP (1) JPS62190844A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505471B1 (en) 2001-11-29 2003-01-14 Nec Corporation Method and apparatus for adjusting device used at low temperature without deterioration thereof
JP2010060555A (ja) * 2008-09-04 2010-03-18 Star Technologies Inc 低温測定装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224873B2 (ja) * 1971-12-22 1977-07-04
JPS5740950A (en) * 1980-08-22 1982-03-06 Mitsubishi Electric Corp Semiconductor evaluation device
JPS5788344A (en) * 1980-11-21 1982-06-02 Fujitsu Ltd Cryostat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224873B2 (ja) * 1971-12-22 1977-07-04
JPS5740950A (en) * 1980-08-22 1982-03-06 Mitsubishi Electric Corp Semiconductor evaluation device
JPS5788344A (en) * 1980-11-21 1982-06-02 Fujitsu Ltd Cryostat

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505471B1 (en) 2001-11-29 2003-01-14 Nec Corporation Method and apparatus for adjusting device used at low temperature without deterioration thereof
US6615605B2 (en) 2001-11-29 2003-09-09 Nec Corporation Method and apparatus for adjusting device used at low temperature without deterioration thereof
JP2010060555A (ja) * 2008-09-04 2010-03-18 Star Technologies Inc 低温測定装置

Similar Documents

Publication Publication Date Title
KR100315605B1 (ko) 고양된 온도에서의 반도체 소자의 급속테스팅장치및방법
JP5737536B2 (ja) プローバ
US4402185A (en) Thermoelectric (peltier effect) hot/cold socket for packaged I.C. microprobing
US6104204A (en) Semiconductor device testing apparatus
KR20150034230A (ko) 반도체 검사 시스템 및 인터페이스부의 결로 방지 방법
US6624649B2 (en) Prober and low-temperature test equipment having same incorporated therein
WO2018144443A1 (en) Active thermal control head having actuatable cold capacitor
CN101430361A (zh) 检查装置
JP7273656B2 (ja) プローバおよびプローブカードのプリクール方法
JP2003315406A (ja) 電子冷却素子を利用した半導体装置の低温試験装置
Martin et al. A fast Wafer Level Reliability (fWLR) Monitoring concept as a continuous reliability indicator for wafer mass production
US7791363B2 (en) Low temperature probing apparatus
US11480611B2 (en) Prober with cooling mechanism for directly cooling a device under test
JP2000100882A (ja) 半導体装置の製造方法とその検査方法、及び、それらの方法に用いる冶具
JPS62190844A (ja) 低温用プロ−バ
US20080142482A1 (en) Multipurpose decapsulation holder and method for a ball grid array package
US20110095773A1 (en) cooling structure for a test device, and a method for testing a device
JP2913344B2 (ja) 半導体素子の検査装置及び検査方法。
JP3231668B2 (ja) プローブ装置
JP2000323536A (ja) 半導体ウェーハの検査装置
JP2002214270A (ja) 温度特性試験装置
JPS62190737A (ja) 低温用オ−トプロ−バ−
Lin et al. Study on Electrostatic Discharge Damage and Defect Damage Failure Analysis Technology for Semiconductor Devices
JPH02147973A (ja) 半導体検査装置
US6653849B1 (en) IC analysis involving logic state mapping in a SOI die