JPS62193172A - 受光素子アレイの製造方法 - Google Patents
受光素子アレイの製造方法Info
- Publication number
- JPS62193172A JPS62193172A JP61032732A JP3273286A JPS62193172A JP S62193172 A JPS62193172 A JP S62193172A JP 61032732 A JP61032732 A JP 61032732A JP 3273286 A JP3273286 A JP 3273286A JP S62193172 A JPS62193172 A JP S62193172A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light
- receiving element
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、画像読取装置等に用いる受光素子アレイの製
造方法に関するものである。
造方法に関するものである。
（従来の技術）
従来提案されているこの種の受光素子アレイの構造を第
２図に示す。この受光素子アレイは、非晶質シリコンｎ
ミル型光ダイオードを多数−列に配置したものであシ、
例えば、ガラス基板等の絶縁性透明基板２１と、この基
板２ノ上に設けた各受光素子に共通で透明な、例えば、
酸化インジウム、あるいは酸化スズ等の導電膜からなる
第一電極膜２２と、この第一電極膜２２上に、順次に設
けたＮ型、１型及びＰ型非晶質シリコン層２３−１゜２
３−２及び２３−３とからなシ、かつ光検出ドット２６
に対応して互いに分離して形成した複数の受光部２３と
、それぞれの受光部２３のＰ型非晶質シリコン層２３−
３の表面の一部分を除き全面に被着した例えばシリコン
酸化膜等の絶縁膜からなる保護膜２４と、各−受光部２
３のＰ型非晶質シリコン層２３−３と表面で接し、個別
に形成した例えばクロムからなる第二電極膜２５とから
構成されている。
２図に示す。この受光素子アレイは、非晶質シリコンｎ
ミル型光ダイオードを多数−列に配置したものであシ、
例えば、ガラス基板等の絶縁性透明基板２１と、この基
板２ノ上に設けた各受光素子に共通で透明な、例えば、
酸化インジウム、あるいは酸化スズ等の導電膜からなる
第一電極膜２２と、この第一電極膜２２上に、順次に設
けたＮ型、１型及びＰ型非晶質シリコン層２３−１゜２
３−２及び２３−３とからなシ、かつ光検出ドット２６
に対応して互いに分離して形成した複数の受光部２３と
、それぞれの受光部２３のＰ型非晶質シリコン層２３−
３の表面の一部分を除き全面に被着した例えばシリコン
酸化膜等の絶縁膜からなる保護膜２４と、各−受光部２
３のＰ型非晶質シリコン層２３−３と表面で接し、個別
に形成した例えばクロムからなる第二電極膜２５とから
構成されている。
この受光素子アレイの動作を簡単に説明する。
第一電極膜２２と第二電極膜２５との間に数Ｖ程度の逆
バイアス電圧を印加した状態で、被検出物からの照射光
りを基板２１の側より受光すると、その光強度に比例し
て■型非晶質シリコン層２３−２中に電子・正孔対が発
生する。これらキャリアは、接合部の電界により加速さ
れ、一方のキャリアの電子は、Ｎ型非晶質シリコ７層２
３−１へ及び他方のキャリアの正孔はＰ型非晶質シリコ
ン層２３−３へと移動する。これら電子及び正孔を第一
電極膜１２及び第二電極膜２５とで検出することにより
、被検出物の明暗比を得ることが出来る。
バイアス電圧を印加した状態で、被検出物からの照射光
りを基板２１の側より受光すると、その光強度に比例し
て■型非晶質シリコン層２３−２中に電子・正孔対が発
生する。これらキャリアは、接合部の電界により加速さ
れ、一方のキャリアの電子は、Ｎ型非晶質シリコ７層２
３−１へ及び他方のキャリアの正孔はＰ型非晶質シリコ
ン層２３−３へと移動する。これら電子及び正孔を第一
電極膜１２及び第二電極膜２５とで検出することにより
、被検出物の明暗比を得ることが出来る。
さらに受光素子が光検出ドツト毎に分離されているので
、ドツト間のリーク電流や遅いキャリアに起因する残像
現象もない。
、ドツト間のリーク電流や遅いキャリアに起因する残像
現象もない。
（発明が解決しようとする問題点）
しかしながら、第２図に示す従来構造の受光素子アレイ
では、非晶質シリコン層２３−１ 。
では、非晶質シリコン層２３−１ 。
２３−２．２３−３を分離加工してそれぞれドツトに対
応する受光素子２３を形成し、さらに受光素子２３上の
保護膜２４を選択的にエツチングし、第二電極膜をＰ型
非晶質シリコン層に接触させるための穴を設けなければ
ならないため、以下に示す様な欠点があった。すなわち
、受光素子２３を形成するドツト分離の工程は、通常ホ
トリソ工程を用い、レジストをマスクとして、非晶質シ
リコン層のプラズマエツチングを行っている。しかし、
この場合、レジストにピンホールがあるか或いは、プラ
ズマダメージによりレノストに欠陥が生じたりした場合
、非晶質シリコン層２３−１．２３−２゜２３−３．に
ピンホールが発生し、そのためこのピンホールを介して
、第一電極膜２２と第二電極膜２５との間に短絡が生じ
てしまう。従って、受光素子アレイが長尺になればなる
ほど製造歩留まりが低下してしまうという欠点があった
。
応する受光素子２３を形成し、さらに受光素子２３上の
保護膜２４を選択的にエツチングし、第二電極膜をＰ型
非晶質シリコン層に接触させるための穴を設けなければ
ならないため、以下に示す様な欠点があった。すなわち
、受光素子２３を形成するドツト分離の工程は、通常ホ
トリソ工程を用い、レジストをマスクとして、非晶質シ
リコン層のプラズマエツチングを行っている。しかし、
この場合、レジストにピンホールがあるか或いは、プラ
ズマダメージによりレノストに欠陥が生じたりした場合
、非晶質シリコン層２３−１．２３−２゜２３−３．に
ピンホールが発生し、そのためこのピンホールを介して
、第一電極膜２２と第二電極膜２５との間に短絡が生じ
てしまう。従って、受光素子アレイが長尺になればなる
ほど製造歩留まりが低下してしまうという欠点があった
。
さらに、保護膜２４を選択的に工、チングする工程に際
しては、受光素子２３上に必ずコンタクトの穴をあけな
ければならないが受光素子アレイが長尺になればなるほ
どマスク合せが困難になりかつマスク自体の寸法精度も
悪くなるため、歩留シが低下し、コストアップにつなが
るという欠点があった。
しては、受光素子２３上に必ずコンタクトの穴をあけな
ければならないが受光素子アレイが長尺になればなるほ
どマスク合せが困難になりかつマスク自体の寸法精度も
悪くなるため、歩留シが低下し、コストアップにつなが
るという欠点があった。
この発明は、以上述べた従来の欠点を除去し、製造歩留
りが良くかつ光検出ドツト間のリーク電流や残像現象の
ない受光素子アレイの製造方法を提供することにある。
りが良くかつ光検出ドツト間のリーク電流や残像現象の
ない受光素子アレイの製造方法を提供することにある。
（問題点を解決するための手段）
本発明は上述の問題点を解決するために、絶縁物基板上
に共通電極を形成し、前記共通電極上にグロー放電法に
よりＮ型ａ −Ｓｉ層及びｊ ｆＪｌ ａ −Ｓｉ層を
順次積層し、前記Ｉ型ａ−８ｉ層上に保護層を積層しか
つ当該保護層を選択的に除去して所定の間隔で前記■型
ａ −Ｓｉ層を露出させる如く当該保護層に開孔部を設
け、少なくとも前記Ｉ型ａ−Ｓｉ層の露出面上にグロー
放電法によりＰ型ａ −ＳｉＣ層を積層し、前記Ｐ型ａ
−ＳｉＣ層上であって前記開孔部に対応する位置に個
別電極を設けることにより受光素子プレイを製造するも
のでアシ、前記保護層はグロー放電法に形成されてもよ
く、前記絶縁物基板並びに前記共通電極が透光性である
ように設けられているか、あるいは前記個別電極が透光
性であるように設けられているものである。
に共通電極を形成し、前記共通電極上にグロー放電法に
よりＮ型ａ −Ｓｉ層及びｊ ｆＪｌ ａ −Ｓｉ層を
順次積層し、前記Ｉ型ａ−８ｉ層上に保護層を積層しか
つ当該保護層を選択的に除去して所定の間隔で前記■型
ａ −Ｓｉ層を露出させる如く当該保護層に開孔部を設
け、少なくとも前記Ｉ型ａ−Ｓｉ層の露出面上にグロー
放電法によりＰ型ａ −ＳｉＣ層を積層し、前記Ｐ型ａ
−ＳｉＣ層上であって前記開孔部に対応する位置に個
別電極を設けることにより受光素子プレイを製造するも
のでアシ、前記保護層はグロー放電法に形成されてもよ
く、前記絶縁物基板並びに前記共通電極が透光性である
ように設けられているか、あるいは前記個別電極が透光
性であるように設けられているものである。
（作 用）
本発明によれば上述の工程で受光素子アＶイが作られる
ので、受光部（Ｎｕ ａ −Ｓｉ層、■型ａ−８ｉ層、
Ｐ型ａ −ＳｉＣ層）の工、チングをする必要がな〈従
来の方法に比ベニ程数が減少すると共に、従来エツチン
グ加工で発生していたピンホールも生じることなく製造
歩留りが向上する。なお、Ｐ型ａ −ＳｉＣ層は各光検
出ドツト間にわたって連続的に形成され得るが、ａ−８
ｉＣは高抵抗であるので各光検出ドツト対応に受光部を
完全に分離しなくても、各光検出ドツト間のリーク電流
はおさえることができる。
ので、受光部（Ｎｕ ａ −Ｓｉ層、■型ａ−８ｉ層、
Ｐ型ａ −ＳｉＣ層）の工、チングをする必要がな〈従
来の方法に比ベニ程数が減少すると共に、従来エツチン
グ加工で発生していたピンホールも生じることなく製造
歩留りが向上する。なお、Ｐ型ａ −ＳｉＣ層は各光検
出ドツト間にわたって連続的に形成され得るが、ａ−８
ｉＣは高抵抗であるので各光検出ドツト対応に受光部を
完全に分離しなくても、各光検出ドツト間のリーク電流
はおさえることができる。
（実施例）
第１図に本発明による受光素子アレイの一実施例の断面
図を示す。１１はガラスや合成樹脂など任意好適の材料
からなる透明絶縁物基板で、１２はその透明絶縁物基板
１１上へ被着された共通電極としての第１電極となる透
明導電膜である。この透明導電膜１２は、インジウム錫
酸化物（Ｉ Ｔｏ ）や錫酸化物（Ｓ ｎ Ｏ２）、あ
るいはＩＴＯとＳ ｎＯ２の多層膜から成る。１３は受
光部で原料ガスをグロー放電分解することによって、２
００〜３００℃という低温で形成ができる。
図を示す。１１はガラスや合成樹脂など任意好適の材料
からなる透明絶縁物基板で、１２はその透明絶縁物基板
１１上へ被着された共通電極としての第１電極となる透
明導電膜である。この透明導電膜１２は、インジウム錫
酸化物（Ｉ Ｔｏ ）や錫酸化物（Ｓ ｎ Ｏ２）、あ
るいはＩＴＯとＳ ｎＯ２の多層膜から成る。１３は受
光部で原料ガスをグロー放電分解することによって、２
００〜３００℃という低温で形成ができる。
この形成工程において、例えば、シラン（Ｓ Ｉ Ｈ４
）ガスに対して５００〜１１００００ｐｐのホスフィン
（ＰＨ３）を混合したガスを用い第一導電型層であるＮ
型層 −Ｓ１層２３−−１を５０〜１０００Ｘの厚さに
成膜し、次にシランガスに対して少量（ｔ ｏ ｏ ｐ
ｐｍ以下）のジがラン（Ｂ２Ｈ６）を混合してＮ型層１
３−１上にＩｆｉａ−８Ｌ層１３−２を０．５〜１．５
ｔｔｍの厚さに積層する。
）ガスに対して５００〜１１００００ｐｐのホスフィン
（ＰＨ３）を混合したガスを用い第一導電型層であるＮ
型層 −Ｓ１層２３−−１を５０〜１０００Ｘの厚さに
成膜し、次にシランガスに対して少量（ｔ ｏ ｏ ｐ
ｐｍ以下）のジがラン（Ｂ２Ｈ６）を混合してＮ型層１
３−１上にＩｆｉａ−８Ｌ層１３−２を０．５〜１．５
ｔｔｍの厚さに積層する。
次に保護膜１４を■型層１３−２上に形成するが、この
形成はスＡ’ツタ法によって、シリコン酸化膜やアルミ
ナ等を形成してもよいが、グロー放電法を用いると同一
装置で空気中にさらされずに連続して保護膜１４を成膜
できるので、この発明においては後者のグロー放電法を
使用するのが好適である。この場合、シリコン酸化膜（
ＳｊＯｘ）を形成する場合は、５ＩＨ４と亜酸化窒素（
Ｎ２０）とを用いれば良く、あるいはシリコン窒化膜を
形成する場合は５ＩＨ４とアンモニア（ＮＨ，）あるい
は、Ｓ ｉＨ４と窒素（Ｎ２）とを用いればよい。
形成はスＡ’ツタ法によって、シリコン酸化膜やアルミ
ナ等を形成してもよいが、グロー放電法を用いると同一
装置で空気中にさらされずに連続して保護膜１４を成膜
できるので、この発明においては後者のグロー放電法を
使用するのが好適である。この場合、シリコン酸化膜（
ＳｊＯｘ）を形成する場合は、５ＩＨ４と亜酸化窒素（
Ｎ２０）とを用いれば良く、あるいはシリコン窒化膜を
形成する場合は５ＩＨ４とアンモニア（ＮＨ，）あるい
は、Ｓ ｉＨ４と窒素（Ｎ２）とを用いればよい。
保護膜１４の成膜が終了したら、受光素子に対応する保
護膜の部分にＩ型層１３−２が露出する様に窓をあける
。この窓あけは通常のホトリソグラフィ技術におけるエ
ツチングで行う。さらに、保護膜１４の窓を介して、■
型層１３−２上に第二導電型層であるＰ型非晶質シリコ
ンカーバイド（ａ−８ｉＣ）層１３−３を形成するが、
これはシラン（Ｓｉｎ４） 、エチレン（０２Ｈ４）
ｔジがラン（Ｂ２Ｈ６）を（Ｃ２Ｈ４’：ｌ／［：５ｔ
Ｈ４）の比が０．０５〜３．０１ＣＢ２Ｈ６）／［：Ｓ
ｉＨ４］比が１０〜１００００ ｐｐｍになる様に混合
したガスを用い工型層１３−２上に５０〜２００Ｘの厚
さで積層する。この様にして、第−導電型層１３−１゜
■型層１３−２及び第二導電型層１３−３から成る受光
部１３を被着することができる。続いてアルミニウム、
クロム、ニクロムなどの電極材料を蒸着して、これをホ
トリソグラフィ技術におけるエツチングで個別電極とし
ての第二電極１５を形成する。
護膜の部分にＩ型層１３−２が露出する様に窓をあける
。この窓あけは通常のホトリソグラフィ技術におけるエ
ツチングで行う。さらに、保護膜１４の窓を介して、■
型層１３−２上に第二導電型層であるＰ型非晶質シリコ
ンカーバイド（ａ−８ｉＣ）層１３−３を形成するが、
これはシラン（Ｓｉｎ４） 、エチレン（０２Ｈ４）
ｔジがラン（Ｂ２Ｈ６）を（Ｃ２Ｈ４’：ｌ／［：５ｔ
Ｈ４）の比が０．０５〜３．０１ＣＢ２Ｈ６）／［：Ｓ
ｉＨ４］比が１０〜１００００ ｐｐｍになる様に混合
したガスを用い工型層１３−２上に５０〜２００Ｘの厚
さで積層する。この様にして、第−導電型層１３−１゜
■型層１３−２及び第二導電型層１３−３から成る受光
部１３を被着することができる。続いてアルミニウム、
クロム、ニクロムなどの電極材料を蒸着して、これをホ
トリソグラフィ技術におけるエツチングで個別電極とし
ての第二電極１５を形成する。
この様にして、透明絶縁物基板１１．第一電極膜１２．
受光部１３及び第二電極膜１４からなる受光素子が共通
基板上に多数配列して得られた受光素子アレイが完成す
る。
受光部１３及び第二電極膜１４からなる受光素子が共通
基板上に多数配列して得られた受光素子アレイが完成す
る。
この受光素子アレイへ光が透明基板１１側から照射する
と、この光が透明基板１１．透明な第一電極膜１２を透
過して、受光部１３へ入射する。
と、この光が透明基板１１．透明な第一電極膜１２を透
過して、受光部１３へ入射する。
この入射光の光強度に応じた電子・正孔対が受光部１３
で発生し、この状態で第一電極膜１２と第二電極膜１５
との間へ逆バイアス電圧を印加するとこれらキャリアを
光電流として取シ出すことができるので、被検出湯の明
暗を判読できる。
で発生し、この状態で第一電極膜１２と第二電極膜１５
との間へ逆バイアス電圧を印加するとこれらキャリアを
光電流として取シ出すことができるので、被検出湯の明
暗を判読できる。
なお、上述の実施例では基板側から光を入射させるタイ
プの受光素子アレイにつき説明したが、第一電極膜を金
属で構成しかつ第二電極膜を透明電極で構成して基板と
は反対側から光を入射させる様に構成してもよい。
プの受光素子アレイにつき説明したが、第一電極膜を金
属で構成しかつ第二電極膜を透明電極で構成して基板と
は反対側から光を入射させる様に構成してもよい。
（発明の効果）
以上説明したように本発明による受光素子アレイは、
０）受光部（Ｎ型層 −Ｓｉ 、 Ｉ型層 −Ｓｔ 、
Ｐ型層 −ＳｉＣ）のエツチングを行わないので、加
工による一ンホールが発生せず製造歩留りが上がる。
Ｐ型層 −ＳｉＣ）のエツチングを行わないので、加
工による一ンホールが発生せず製造歩留りが上がる。
（ロ）保護膜の窓あけのマスク合せ精度が従来例より緩
やかであるので製造歩留シが上がり、かつ、ホトマスク
自体の寸法精度も緩やかですむためホトマスク製作の原
価もおさえられるため受光素子アレイの製造コストも下
げられる。
やかであるので製造歩留シが上がり、かつ、ホトマスク
自体の寸法精度も緩やかですむためホトマスク製作の原
価もおさえられるため受光素子アレイの製造コストも下
げられる。
（ハ） ａ −’ＳｉＣは高抵抗であるので、第二導電
型層、及びａ−Ｓｔ層を光検出ドツト分離しなくとも光
検出ドツト１６間のリーク電流をおさえられる。
型層、及びａ−Ｓｔ層を光検出ドツト分離しなくとも光
検出ドツト１６間のリーク電流をおさえられる。
に）光検出ドツト部以外はａ −ＳｉＣ／ａ −Ｓｔ
（Ｉ型）接合が形成されないため、光検出ドツト部以外
にかかる電界は極めて弱く光検出ドツト部以外で発生し
たキャリアは、光検出ドツトまで達せず、遅いキャリア
が支配する残像現象も起こらず良好な特性が得られる などの利点があるため、高密度のラインセンサや面セン
サに好適である。
（Ｉ型）接合が形成されないため、光検出ドツト部以外
にかかる電界は極めて弱く光検出ドツト部以外で発生し
たキャリアは、光検出ドツトまで達せず、遅いキャリア
が支配する残像現象も起こらず良好な特性が得られる などの利点があるため、高密度のラインセンサや面セン
サに好適である。
第１図は本発明に係る受光素子アレイの構成を示す断面
図、第２図は従来の受光素子アレイの構成を示す断面図
。 １ノ・・・透明絶縁物基板、１２・・・第一電極（共通
電極）、１３−・・受光部、Ｚ ３− Ｚ−Ｎ型ａ −
Ｓｔ層、１３−２ ・Ｉ型ａ−Ｓｔ層、１３−３−Ｐ型
ａ −ＳｉＣ層、１４・・・保護膜、１５・・・第２電
極（個別電極）、１６・・・光検出ドツト。 Ａ（嘴５明１；イ糸う交尤素）アしらＡ前底従来。愛尺
累子アし４ｄｌへ 第２図
図、第２図は従来の受光素子アレイの構成を示す断面図
。 １ノ・・・透明絶縁物基板、１２・・・第一電極（共通
電極）、１３−・・受光部、Ｚ ３− Ｚ−Ｎ型ａ −
Ｓｔ層、１３−２ ・Ｉ型ａ−Ｓｔ層、１３−３−Ｐ型
ａ −ＳｉＣ層、１４・・・保護膜、１５・・・第２電
極（個別電極）、１６・・・光検出ドツト。 Ａ（嘴５明１；イ糸う交尤素）アしらＡ前底従来。愛尺
累子アし４ｄｌへ 第２図
Claims (4)
- （１）絶縁物基板上に共通電極を形成し、前記共通電極
上にグロー放電法によりＮ型ａ−Ｓｉ層及びＩ型ａ−Ｓ
ｉ層を順次積層し、 前記Ｉ型ａ−Ｓｉ層上に保護層を積層しかつ当該保護層
を選択的に除去して所定の間隔で前記Ｉ型ａ−Ｓｉ層を
露出させる如く当該保護層に開孔部を設け、 少なくとも前記Ｉ型ａ−Ｓｉ層の露出面上にグロー放電
法によりＰ型ａ−ＳｉＣ層を積層し、前記Ｐ型ａ−Ｓｉ
Ｃ層上であって前記開孔部に対応する位置に個別電極を
設けたことを特徴とする受光素子アレイの製造方法。 - （２）前記保護層がグロー放電法により形成されるもの
であることを特徴とする特許請求の範囲第１項記載の受
光素子アレイの製造方法。 - （３）前記絶縁物基板並びに前記共通電極が透光性であ
ることを特徴とする特許請求の範囲第１項または第２項
に記載の受光素子アレイの製造方法。 - （４）前記個別電極が透光性であることを特徴とする特
許請求の範囲第１項、または第２項記載の受光素子アレ
イの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032732A JPS62193172A (ja) | 1986-02-19 | 1986-02-19 | 受光素子アレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61032732A JPS62193172A (ja) | 1986-02-19 | 1986-02-19 | 受光素子アレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62193172A true JPS62193172A (ja) | 1987-08-25 |
Family
ID=12367008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61032732A Pending JPS62193172A (ja) | 1986-02-19 | 1986-02-19 | 受光素子アレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62193172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680489B1 (en) * | 1995-12-20 | 2004-01-20 | Advanced Technology Materials, Inc. | Amorphous silicon carbide thin film coating |
-
1986
- 1986-02-19 JP JP61032732A patent/JPS62193172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680489B1 (en) * | 1995-12-20 | 2004-01-20 | Advanced Technology Materials, Inc. | Amorphous silicon carbide thin film coating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885622A (en) | Pin photodiode and method of fabrication of the same | |
| US6281561B1 (en) | Multicolor-color sensor | |
| US5130775A (en) | Amorphous photo-detecting element with spatial filter | |
| KR20000005121A (ko) | Pin형또는nip형층시리즈를갖는3색광센서 | |
| US4868623A (en) | Image sensing device | |
| JPS62193172A (ja) | 受光素子アレイの製造方法 | |
| JPS6313358B2 (ja) | ||
| JP2676814B2 (ja) | マルチ型受光素子 | |
| JPH06342929A (ja) | 薄膜トランジスタ光電検出器アレイ及びその製造方法 | |
| JPS61201461A (ja) | 光センサ素子の製造方法 | |
| JPH0294576A (ja) | ホトトランジスタ | |
| JPS62174979A (ja) | 半導体装置 | |
| JPH09186355A (ja) | 受光素子 | |
| JPH05343726A (ja) | 光センサ | |
| GB2115980A (en) | Color sensor | |
| JPS59154082A (ja) | 光センサ | |
| JPH03124072A (ja) | 光検出装置 | |
| JPH03122533A (ja) | 光検出装置 | |
| JPS63314863A (ja) | 受光素子アレイ | |
| JPS60233853A (ja) | 受光素子アレイ | |
| JPS5848456A (ja) | パタ−ン検出器 | |
| JPS62193173A (ja) | 画像読取ヘツドの製造方法 | |
| JPH0342878A (ja) | 半導体位置検出素子 | |
| JPH05291607A (ja) | ｐｉｎダイオード及びこれを用いた密着型イメージセンサ | |
| JPH0691277B2 (ja) | 半導体位置検出器 |