JPS62193292A - プリント配線板への部品の実装方法 - Google Patents
プリント配線板への部品の実装方法Info
- Publication number
- JPS62193292A JPS62193292A JP61035503A JP3550386A JPS62193292A JP S62193292 A JPS62193292 A JP S62193292A JP 61035503 A JP61035503 A JP 61035503A JP 3550386 A JP3550386 A JP 3550386A JP S62193292 A JPS62193292 A JP S62193292A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- pins
- pin
- mount components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＩＣ等の部品をプリント配線板の表裏へ実
装するための方法に関するものである。
装するための方法に関するものである。
第４図は従来からの２５６キロビツトダイナミツクメモ
リ（１）（以下２５［！ＫＤＲＡＭという）の端子ピン
配列を示すもので、第５図〜第７図は２５１１１ＫＤＲ
ＡＭ（１）を実装する場合の例で、（３）はプリント配
線板、（２ａ） 、 （２ｂ）はプリント配線板（３）
の表裏に実装した２５ＥＩＫＤＲＡＭ（１）のパッケー
ジ、（４ａ）、（４ｂ）はＲＡＳピン、（５ａ）、（５
ｂ）はＡ８ピン、（１３ａ） 、 （８ｂ）はＲＡＳピ
ン（４ａ） 、 （４ｂ）を接続する信号線、（７）は
信号ｆｆ１（１３ａ）、（ｅｂ）を接続するためにプリ
ント配線板（３）に形成したスルーホール、（８）はへ
〇ピン（５ａ）、（５ｂ）をプリント配線板（３）に接
続する導体パッドである。
リ（１）（以下２５［！ＫＤＲＡＭという）の端子ピン
配列を示すもので、第５図〜第７図は２５１１１ＫＤＲ
ＡＭ（１）を実装する場合の例で、（３）はプリント配
線板、（２ａ） 、 （２ｂ）はプリント配線板（３）
の表裏に実装した２５ＥＩＫＤＲＡＭ（１）のパッケー
ジ、（４ａ）、（４ｂ）はＲＡＳピン、（５ａ）、（５
ｂ）はＡ８ピン、（１３ａ） 、 （８ｂ）はＲＡＳピ
ン（４ａ） 、 （４ｂ）を接続する信号線、（７）は
信号ｆｆ１（１３ａ）、（ｅｂ）を接続するためにプリ
ント配線板（３）に形成したスルーホール、（８）はへ
〇ピン（５ａ）、（５ｂ）をプリント配線板（３）に接
続する導体パッドである。
通常、２５６ＫＤＲＡＭのようなメモリ素子をプリント
配線板に実装する場合、一つの駆動用ＩＣで１０〜２０
石のメモリ素子を駆動することが一般的である。
配線板に実装する場合、一つの駆動用ＩＣで１０〜２０
石のメモリ素子を駆動することが一般的である。
仮に２０石のメモリ素子を駆動する場合を考えると、配
線長を短くし伝播遅延時間を小さくするためにプリント
配線板の表裏に各々１０石ずつ一列に配置して駆動する
のが一般的である。この場合、プリント配線板（３）の
表に実装された２５６ＫＤＲＡＭと裏に実装された２５
６ＫＤＲＡＭの同一信号端子ピンを信号線（８ａ）、（
ｆｆｂ）とスルーホール（７）で接続する。
線長を短くし伝播遅延時間を小さくするためにプリント
配線板の表裏に各々１０石ずつ一列に配置して駆動する
のが一般的である。この場合、プリント配線板（３）の
表に実装された２５６ＫＤＲＡＭと裏に実装された２５
６ＫＤＲＡＭの同一信号端子ピンを信号線（８ａ）、（
ｆｆｂ）とスルーホール（７）で接続する。
従来の部品の実装方法は以上のようにされているので、
同一端子ピン配置の２５６ＫＤＲＡＭをプリント配線板
の表裏に実装するため、同一端子ピンがプリント配線板
に面対称にならず、したがってプリント配線板の表裏の
２５８ＫＤＲＡＭの同一信号端子ピンを接続するための
パターンが複雑となり、多層基板を使用する場合が多く
、基板コストが高くなる問題点があった。
同一端子ピン配置の２５６ＫＤＲＡＭをプリント配線板
の表裏に実装するため、同一端子ピンがプリント配線板
に面対称にならず、したがってプリント配線板の表裏の
２５８ＫＤＲＡＭの同一信号端子ピンを接続するための
パターンが複雑となり、多層基板を使用する場合が多く
、基板コストが高くなる問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、実装部品を表裏両面実装する場合のプリント
配線板のパターンを簡単にし、安価な両面実装を実現す
るための実装方法を得ることを目的とする。
たもので、実装部品を表裏両面実装する場合のプリント
配線板のパターンを簡単にし、安価な両面実装を実現す
るための実装方法を得ることを目的とする。
この発明に係る実装方法は、端子ピンの配列が対称性を
有する実装部品をプリント配線板の表裏に面対称に配置
し、各々の対応する同一端子ピンをプリント配線板に形
成したスルーホールにより接続したものである。
有する実装部品をプリント配線板の表裏に面対称に配置
し、各々の対応する同一端子ピンをプリント配線板に形
成したスルーホールにより接続したものである。
この発明における実装方法は、プリント配線板の表裏に
配置した実装部品の同一端子ピンが配線板に面対称に対
応するので、表裏の実装部品の同一端子ピンはプリント
配線板のスルーホールのみで接続可能となり、パターン
が極めて容易となる。
配置した実装部品の同一端子ピンが配線板に面対称に対
応するので、表裏の実装部品の同一端子ピンはプリント
配線板のスルーホールのみで接続可能となり、パターン
が極めて容易となる。
以下この発明の一実施例を図について説明する。第１図
（ａ）は２５８ＫＤＲＡＭ（１）の端子ピン配列を示し
、第１図（ｂ）は上記２５８ＫＤＲＡＭ（１）の端子ピ
ン配列と対称性を有する別の２５６ＫＤＲＡＭ（ｌａ）
を示す。
（ａ）は２５８ＫＤＲＡＭ（１）の端子ピン配列を示し
、第１図（ｂ）は上記２５８ＫＤＲＡＭ（１）の端子ピ
ン配列と対称性を有する別の２５６ＫＤＲＡＭ（ｌａ）
を示す。
第２図および第３図は上記両２５８ＫＤＲＡＭ（１）と
（１ａ）をプリント配線板（３）の表裏に面対称に配置
した平面図と断面図をそれぞれ示す。第３図において、
（４ａ） 、 （４ｂ）はＲＡＳ ピンを示し、 （５
ａ）、（５ｂ）はへ６ピンを示し、それぞれプリント配
線板（３）に面対称に対応している。（８）および（９
）はＲＡＳピン（４ａ）、（４ｂ）およびＡ８ピン（５
ａ）、（５ｂ）をプリント配線板（３）に接続する導体
パターン、（７）はプリント配線板（３）の表裏の導体
パターン（８）、（８）および（９）、（９）をそれぞ
れ接続しているスルーホールである。
（１ａ）をプリント配線板（３）の表裏に面対称に配置
した平面図と断面図をそれぞれ示す。第３図において、
（４ａ） 、 （４ｂ）はＲＡＳ ピンを示し、 （５
ａ）、（５ｂ）はへ６ピンを示し、それぞれプリント配
線板（３）に面対称に対応している。（８）および（９
）はＲＡＳピン（４ａ）、（４ｂ）およびＡ８ピン（５
ａ）、（５ｂ）をプリント配線板（３）に接続する導体
パターン、（７）はプリント配線板（３）の表裏の導体
パターン（８）、（８）および（９）、（９）をそれぞ
れ接続しているスルーホールである。
上記のようにこの発明による実装方法は、プリント配線
板（３）の表裏に実装した２５６ＫＤＲＡＭ（１） 。
板（３）の表裏に実装した２５６ＫＤＲＡＭ（１） 。
（１ａ）のＲＡＳ ピン（４ａ）、（４ｂ）およびＡ６
ビ７（５ａ）。
ビ７（５ａ）。
（５ｂ）はプリント配線板（３）に面対称に対応するの
で、それぞれの導体パターン（８）、（９）をスルーホ
ール（７）で接続するのみでよく、従来のような信号線
が不要となる。
で、それぞれの導体パターン（８）、（９）をスルーホ
ール（７）で接続するのみでよく、従来のような信号線
が不要となる。
なお、実施例では端子ピンとしてＲＡＳピン（４ａ）、
（４ｂ） とＡ６ピ７ （５ａ） 、 （５ｂ）を例ニ
トッテ説明シタが、他の端子ピンの接続についても同様
である。
（４ｂ） とＡ６ピ７ （５ａ） 、 （５ｂ）を例ニ
トッテ説明シタが、他の端子ピンの接続についても同様
である。
また実装部品として第１図（ａ）、（ｂ）に示すように
端子ピンの配列が完全に対称なものでなく、一部が対称
である場合でもよい。さらに信号線を全くなくしスルー
ホールのみで接続したちの以外、導体パッドに必要に応
じて短い信号線を付けてもよい。
端子ピンの配列が完全に対称なものでなく、一部が対称
である場合でもよい。さらに信号線を全くなくしスルー
ホールのみで接続したちの以外、導体パッドに必要に応
じて短い信号線を付けてもよい。
以−１−説明したようにこの発明によれば、端子ピンの
配列が対称性を有する実装部品をプリント配線板の表裏
に面対称に配置し、各々の対応する端子ピンをスルーホ
ールにより接続するようにしたので、従来のような信号
線が不要となりスルーホールのみで接続可能となり、こ
れにより配線板のパターン設計が容易となると共に、信
号層数の少ない安価なプリント配線板を使っての実装が
可能となる。
配列が対称性を有する実装部品をプリント配線板の表裏
に面対称に配置し、各々の対応する端子ピンをスルーホ
ールにより接続するようにしたので、従来のような信号
線が不要となりスルーホールのみで接続可能となり、こ
れにより配線板のパターン設計が容易となると共に、信
号層数の少ない安価なプリント配線板を使っての実装が
可能となる。
第１図（ａ） 、 （ｂ）はこの発明の一実施例による
端子ピンが対称性の実装部品の平面図、第２図および第
３図は実装部品の実装状態を示す平面図と断面図、：５
４図は従来の実装部品の平面図、第５図〜第７図は実装
状態の平面図と断面図および端子ピン接続の平面図であ
る。 （１） 、 （ｌａ）−・・２５６ＫＤＲＡＭ、（３）
・・・プリント配線板、（４ａ）、（４ｂ） ＝・Ｒ
ＡＳ ピン、（５ａ）、（５ｂ） −＝に６ピン、（７
）・・・スルーホール、 （８）、（９）・・・導体パターン。 なお、各図中、同一符号は同−又は相当部分を示す。
端子ピンが対称性の実装部品の平面図、第２図および第
３図は実装部品の実装状態を示す平面図と断面図、：５
４図は従来の実装部品の平面図、第５図〜第７図は実装
状態の平面図と断面図および端子ピン接続の平面図であ
る。 （１） 、 （ｌａ）−・・２５６ＫＤＲＡＭ、（３）
・・・プリント配線板、（４ａ）、（４ｂ） ＝・Ｒ
ＡＳ ピン、（５ａ）、（５ｂ） −＝に６ピン、（７
）・・・スルーホール、 （８）、（９）・・・導体パターン。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- ＩＣ等の実装部品と、この実装部品の信号ピンや電源
ピン等の端子ピンの配列が対称性を有する別の実装部品
とをプリント配線板の表裏に面対称に配置し、上記面対
称に対応する各々の端子ピンをプリント配線板に形成し
たスルーホールにより接続したことを特徴とするプリン
ト配線板への部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035503A JPS62193292A (ja) | 1986-02-20 | 1986-02-20 | プリント配線板への部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035503A JPS62193292A (ja) | 1986-02-20 | 1986-02-20 | プリント配線板への部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62193292A true JPS62193292A (ja) | 1987-08-25 |
Family
ID=12443557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61035503A Pending JPS62193292A (ja) | 1986-02-20 | 1986-02-20 | プリント配線板への部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62193292A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH032669U (ja) * | 1989-05-31 | 1991-01-11 | ||
| JPH06310827A (ja) * | 1993-04-26 | 1994-11-04 | Nec Corp | 表面実装部品配置構造 |
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
| JP2015115565A (ja) * | 2013-12-16 | 2015-06-22 | 住友電装株式会社 | マイコン実装用プリント基板及びそれを用いた制御装置 |
| JP2017165067A (ja) * | 2016-03-18 | 2017-09-21 | セイコーエプソン株式会社 | 液体吐出装置、駆動回路および集積回路 |
| JP2017165072A (ja) * | 2016-03-18 | 2017-09-21 | セイコーエプソン株式会社 | 液体吐出装置および駆動回路 |
-
1986
- 1986-02-20 JP JP61035503A patent/JPS62193292A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH032669U (ja) * | 1989-05-31 | 1991-01-11 | ||
| JPH06310827A (ja) * | 1993-04-26 | 1994-11-04 | Nec Corp | 表面実装部品配置構造 |
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
| JP2015115565A (ja) * | 2013-12-16 | 2015-06-22 | 住友電装株式会社 | マイコン実装用プリント基板及びそれを用いた制御装置 |
| JP2017165067A (ja) * | 2016-03-18 | 2017-09-21 | セイコーエプソン株式会社 | 液体吐出装置、駆動回路および集積回路 |
| JP2017165072A (ja) * | 2016-03-18 | 2017-09-21 | セイコーエプソン株式会社 | 液体吐出装置および駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0335123A3 (en) | Multilayer printed-circuit board comprising surface-mounted memories | |
| KR930020653A (ko) | 반도체 기억 장치의 실장 방법 | |
| JPS62193292A (ja) | プリント配線板への部品の実装方法 | |
| JPH0828395B2 (ja) | フレキシブル回路基板および液晶表示装置 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JPH04335561A (ja) | 半導体装置 | |
| JPH0410710Y2 (ja) | ||
| JP2515755B2 (ja) | 半導体装置 | |
| JPS61253894A (ja) | 多層プリント配線板 | |
| JPS6143496A (ja) | プリント基板部品取付法 | |
| JP2581397B2 (ja) | 多ピン回路素子の取付／接続基板 | |
| JPH04329692A (ja) | 両面実装型メモリパッケージ | |
| KR0129133Y1 (ko) | 소켓 | |
| JP2519616Y2 (ja) | プリント基板スルーホール構造 | |
| JPH01150332A (ja) | プリント回路基板 | |
| JPS607118A (ja) | コンデンサ | |
| JPS5935461A (ja) | Ｌｓｉの実装方式 | |
| JPH02122694A (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JPS59161892A (ja) | パタ−ン配線基板 | |
| JPH04267546A (ja) | 半導体集積回路装置 | |
| JP2608915B2 (ja) | Ｉｃ実装装置 | |
| JPH02177386A (ja) | 電子デバイス | |
| JPS62274695A (ja) | 多層配線基板 | |
| JPS62214688A (ja) | 両面印刷配線板用セラミツク基板 | |
| JPS59165489A (ja) | 印刷配線基板 |