JPS62194580A - 高速画像処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビットマツプディスプレイの画像データの処
理を高速に行い得るようにした、高速画像処理回路に関
する。

従来の技術 従来のこの種の回路は、例えば第３図に示す如く、画像
データをワード単位でリード・ライトできるメモリ１１
と、このメモリ１１にインプットされた画像データをリ
ード・ライト（以下、ＲＷと略称する。）バス１２、デ
ータバス１３及びアドレスバス１４によってアクセスリ
ードし、そのデータを処理した後にライトを行う画像デ
ータ処理部１０とを備えて成り、この画像データ処理部
ＩＯには、ＲＷパス１２．データバス１３．アドレスバ
ス１４から、メモリ１１上の画像データの主走査長、副
走査長及びその画像データの回転を行う際の中心点と範
囲、それに生成したデータのライト基準位置等が、それ
ぞれ命令としてセットされる。

画像データ処理部１０は前記命令をセットされることに
よって、メモリ１１の任意のアドレスからデータのリー
ド、処理、ライトを行いつつ、実行を行う。

その処理の一例を第４図を参照しながら説明すると、画
像データ処理部ｌＯは先ずメモリ１１の例えばアドレス
Ａのデータをリードし、その後、そのデータ処理を行い
、次いでアドレスＺにそのデータのライトを行う。この
場合、アドレスＺの変更ビットはｂｉｔ８のみである。

ワード全体の変更でない場合は、更に画像データ処理部
１０が、アドレスＺをリードし、ｂ目８のみ変更し、ラ
イトを行う。

斯様に、メモリ１１のアクセスと画像データ処理部１０
のピット処理によって、画像データの処理を行っている
。

発明が解決しようとする問題点 しかし、かかる構成によれば、メモＩＪ　ｌ　１のアク
セス回数が増え、画像データの処理速妾が遅くなるとい
う問題があった。

つまり、画像データはピット単位の集合であり、またこ
の集合は２次元に広がっており、データ量もＡ４判原稿
で８×８ドツトの場合約５００にバイトと非常に多い。

現状のハードウェアの技術で、この画像データをピット
単位で一度に処理することは、コストや装置等が大きく
なり、非現実的である。そのためワード単位でリード・
ライト可能なメモリＩＩＫ画像データをインプットし、
画像データ処理部１０は、このインプットされた画像デ
ータを、−次元アクセスによって処理する構成を採って
いる。かかる構成上の理由から、メモリのアクセス回数
が増えかつ、画像データ処理部内の逐次処理も複雑にな
るといっだ問題が発生しているのである。

本発明は、上述の問題点に鑑みて為されたもので、メモ
リのアクセス回数を少なくして、画像データ処理部内の
逐次処理をも少なくシ、以て画像処理の高速化を図り得
るようにした、高速画像処理回路を提供することを目的
とする。

問題点を解決するだめの手段 本発明は、上述の問題点を解決するだめ、画像データを
蓄積するメモリを、２次元セグメント中のリードライト
をピット単位で行い得るように画像データのアクセスを
行う手段とを備えだものである。

作用 上述の構成によって、２次元セグメント（ビットの一定
量の集合）でリードした画像データを一箱して処理でき
、かつ２次元セグメントでピット単位にライトを行い得
るから、メモリのアクセス回数が少なくなり、画像デー
タ処理部内の逐次処理も少なくなる。従って、高速な画
像処理が可能となる。

実施例 第１図は本発明回路の一実捲例を示す概略ブロック図で
、同図中、３１は画像データをピット単位でリード・ラ
イトできるメモリである。つまり、このメモリ３１は、
画像データを記憶する書き込み、読み出し可能なＲＡＭ
を、画像データに対応せしめて主走査方向と副走査方向
との両方向に対しワード毎にそれぞれ分割することによ
り主走査長・副走査長の領域を１セグメント（ビットの
一定量の集合）としたメモリの集合として扱われている
ものであって、セグメントアドレスとセグメントデータ
を有し、ｌセグメント単位でアクセスするセグメントア
ドレス信号によって制御される。

３０はメモリ３１と画像データの遺り取りを行いながら
画像処理（画像データの回転、縮小、拡大等）を行う画
像データ処理部である。

３２は画像データ処理部３０を制御するだめのシステム
バス、３６はメモリ３１のアクセスを行うためのアドレ
スバス、３７は画像データを転送するだめのデータバス
、３８はリード・ライト（ＲＷ）バスである。

３３はメモリ３１のセグメントデータのリード・ライト
を制御する信号を画像データ処理部３０からメモリ３１
へ転送するだめのセグメントリード・ライ）（ＲＷ）バ
ス、３４は画像データ処理部３０とメモリ３１との間で
メモリ３１のセグメントデータを遺り取りするためのセ
グメントデータバス、３５は画像データ処理部３０から
メモＩＪ　３１のセグメントアドレスを指示するだめの
セグメントアドレスバスである。

次に上述した構成から成る高速画像処理回路の動作につ
いて、その−例を第２図を参照しながら説明する。

システムバス３２から画像データ処理部３０に対して、
メモリ３１の画像データの主走査長、副走査長及び回転
を行う部分のデータの大きさと、その中心座標、回転後
のデータのライト基準位置等をそれぞれセントすると、
画像データ処理部３０は、回転を行う部分のデータを、
第２図のセグメントＸのようにまとめてリードする。

次いで、画像データ処理部３０は、そのリードしたデー
タを第２図のセグメントＹになるよう処理した後に、こ
のセグメン）Ｙ中のＡｍ、Ａ１．Ａ２゜Ａ３．Ｂｌ、Ｂ
２．Ｂ３．Ｃ２，Ｃ３，Ｄ３の斜め方向順の各ビットに
対応するライト信号をオンして、セグメントＹ（メモリ
３１）にライトする。

このように、本発明によれば、画像データをデータ処理
が容易な小セグメントに集合せしめ、かつ、その集合せ
しめた小セグメント中のデータのリード・ライトをビッ
ト単位で実行し得るようにしだものであるから、メモリ
の中の画像データを２次元単位に扱うことができ、高速
な＃Ｊ＠処理が可能となるのである。

発明の効果 以上の説明から明らかなように、本発明は、画像データ
処理部と画像データの遺り取りを行うＲＡＭを、画像デ
ータに対応せしめて主走査方向及び副走査方向の両方向
に対しワード毎に分割して主走査長・副走査長の領域を
１セグメントとしたメモリの集合として動作せしめる手
段により、セグメントでリードした画像データを一括処
理でき、前記セグメントの各ピント毎にリード・ライト
の制御を行う手段により、セグメントでピット単位にラ
イトを行うことかでｈるので、従来回路に比ベメモリの
アクセス回数が少なくなり、画像データ処理部内の逐次
処理も少なくなる。ひつきょう本発明によれば、高速な
画像処理が可能になるという効果を有するものである。

【図面の簡単な説明】

第１図は本発明に係る高速画像処理回路の一実抱例を示
す概略ブロック図、第２図は第１図の回路を使用したと
きの画１象データの一例を示す概念図、第３図は従来の
画像処理回路の概略構成を示すブロック図、第４図は第
３図の回路を使用したときの画像データの一例を示す概
念図である。 ３０・・・画像データ処理部、３１・・・メモリ、３２
・・・システムバス、３３・・・セグメントリード・ラ
イトバス、３４・・・セグメントデータバス、３５・・
・セグメントアドレスバス、３６・・・アドレスバス、
３７・・・データバス、３８・・リード・ライトバス。 代理人の氏名　　弁理士　中　尾　敏　男　ほか１名〈
口０Ｑ ｒＥｉ：Ｊ−：Ｌ−１＝ トトトト フ＜＞Ｘ

Claims (1)

【特許請求の範囲】
1. 画像データの回転、縮小、拡大等を制御する画像データ
   処理部と遺り取りをする画像データの蓄積用ＲＡＭを、
   画像データに対応せしめて主走査方向及び副走査方向の
   両方向に対しワード毎に分割して主走査長・副走査長の
   領域を１セグメントとしたメモリの集合として動作せし
   める手段と、前記セグメントの各ビット毎にリード・ラ
   イトの制御を行う手段と、前記１セグメント単位でアク
   セスするセグメントアドレス信号により所定のセグメン
   トのアクセスを行う手段とを備えたことを特徴とする高
   速画像処理回路。